Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2007 №4

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 3

Зотов Валерий


Генерация элементов оперативных и постоянных запоминающих устройств, реализуемых на основе распределенной памяти ПЛИС

Все статьи цикла:

Элементы распределенной оперативной и постоянной памяти реализуются на основе таблиц преобразования LUT (Look-Up Table), которые входят в состав конфигурируемых логических блоков (Configurable Logic Block, CLB) ПЛИС семейств FPGA. Максимально возможная информационная емкость элементов распределенной памяти уступает аналогичному показателю запоминающих устройств, реализуемых на основе блочной памяти Block RAM, которые были рассмотрены в предыдущем разделе данной публикации. Но при этом запоминающие устройства, выполняемые на базе ресурсов распределенной памяти, могут быть реализованы в ПЛИС всех семейств FPGA. Это преимущество наиболее важно для кристаллов, в которых отсутствует блочная память Block RAM.

Эффективным инструментом быстрого формирования элементов оперативных и постоянных запоминающих устройств, реализуемых на основе распределенной памяти ПЛИС, с информационной емкостью и организацией, определяемой разработчиком, является генератор Distributed Memory Generator, который входит в состав средств CORE Generator. Данный параметризированный модуль одновременно включен в состав двух функциональных групп ядер: в группу базовых элементов цифровых устройств Basic Elements и группу ядер, предназначенных для генерации элементов запоминающих устройств Memories & Storage Elements. Генератор элементов распределенных запоминающих устройств Distributed Memory Generator рекомендуется применять вместо параметризированного модуля Distributed Memory v7.1, используемого в предыдущих версиях средств CORE Generator. Версия v3.2 генератора Distributed Memory Generator позволяет формировать элементы постоянной и оперативной памяти с различной конфигурацией портов, реализуемые на основе ресурсов распределенной памяти ПЛИС следующих семейств: Virtex, Virtex-E, Virtex-II, Virtex-II Pro, Virtex-4, Virtex-5, Spartan-II, Spartan-IIE, Spartan-3, Spartan-3 XA, Spartan-3E, Spartan-3A.

Данная версия генератора Distributed Memory Generator характерна некоторыми особенностями. К ним относятся:

  • возможность генерации однопортовых ПЗУ с различной информационной емкостью, ограниченной физическими ресурсами ПЛИС, и разрядностью выходного порта;
  • возможность формирования однопортовых ОЗУ на базе ресурсов LUT с различной конфигурацией, в том числе в виде массива 16-разрядных сдвиговых регистров;
  • возможность генерации двухпортовых ОЗУ с различной организацией и управлением;
  • широкий диапазон выбора разрядности входных и выходных информационных портов (от 1 до 1024 разрядов);
  • автоматическая коррекция поддерживаемого размера адресного пространства памяти, соответствующего физическим ресурсам выбранного семейства ПЛИС (от 16 до 4096 слов для кристаллов семейств Virtex, Virtex-E, Spartan-II, Spartan-IIE и от 16 до 65 536 слов для кристаллов семейств Virtex-II, Virtex-II Pro, Virtex-4, Virtex-5, Spartan-3, Spartan-3 XA, Spartan-3E, Spartan-3A);
  • возможность инициализации содержимого создаваемых элементов ОЗУ и ПЗУ данными, которые записаны в соответствующем файле в формате COE, а также значением, которое определяется разработчиком для использования по умолчанию.
Стартовая диалоговая панель «мастера» настройки параметров генератора элементов оперативных и постоянных запоминающих устройств, реализуемых на основе распределенной памяти ПЛИС
Рис. 22. Стартовая диалоговая панель «мастера» настройки параметров генератора элементов оперативных и постоянных запоминающих устройств, реализуемых на основе распределенной памяти ПЛИС

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Другие статьи по данной теме:

Сообщить об ошибке