Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2007 №12

Архитектура внутренних связей и формирования частоты ПЛИС Actel семейства ProASIC3/e

Карпов Сергей


При рассмотрении структуры любой ПЛИС немаловажной характеристикой является архитектура внутренних локальных и глобальных связей, а также их конфигурирование. Это в немалой степени определяет возможность максимально использовать внутренние ресурсы ПЛИС и максимальное быстродействие конечного пользовательского дизайна, что особенно важно, когда дизайн использует ресурсы ПЛИС более чем на 80%.

Архитектура связей и формирования частоты в ПЛИС Actel семейства ProASIC3/e разрабатывалась, чтобы максимально использовать внутреннюю структуру и иметь возможность гибкой и эффективной конфигурации. ПЛИС семейства ProASIC3/e имеют 4-уровневую архитектуру связей:

  • сверхбыстрые локальные связи;
  • эффективные длинные связи;
  • высокоскоростные сверхдлинные связи;
  • глобальные связи, именуемые VersaNet.

Высокоскоростные локальные связи обеспечивают непосредственное соединение выхода логической ячейки со входами соседних восьми логических ячеек, за исключением входов сброса и установки триггера, которые подключаются только к глобальным связям.

Эффективные длинные связи предназначены для соединения удаленных ячеек или для сильноразветвленных сигналов. Длина связей отличается. Они могут перекрывать 1, 2 или 4 ячейки, как в вертикальном, так и горизонтальном направлениях покрывая все пространство матрицы. Посредством длинных связей можно соединить выход со входами любых ячеек. Для увеличения нагрузочной способности связи буферизированы.

Сверхдлинные высокоскоростные связи служат для соединения далеко расположенных друг от друга ячеек с минимальными задержками или для сильноразветвленных соединений. Длина связи может достигать ±12 ячеек в вертикальном и ±16 в горизонтальном направлении от текущей.

Высокоскоростные глобальные связи VersaNet, имеющие высокий коэффициент разветвления и малый коэффициент искажений, могут подключаться как к внешним выводам, так и внутренней логике. Основное назначение этих связей — распространение по кристаллу сигналов тактовых частот, сбросов и других сигналов, требующих высокой разветвленности и минимального искажения. Глобальные сети реализованы в виде дерева, в каждом узле которого могут быть подключены внешние или внутренние сигналы. Деревья могут объединяться в иерархическом порядке, при этом сигналы будут достигать каждого входа каждой ячейки.

Глобальные ресурсы

В ПЛИС ProASIC3/E имеется до шести блоков формирования частоты (БФТЧ), которые могут быть выполнены либо с блоком фазовой автоподстройки частоты (ФАПЧ), либо по упрощенной схеме, содержащей только схему программируемой задержки сигнала.

БФТЧ с интегрированным блоком ФАПЧ включает в себя:

  • Один блок ФАПЧ, состоящий из фазового детектора, фильтра нижних частот и четырехфазового генератора, управляемого напряжением.
  • Три глобальных блока мультиплексоров, обеспечивающих прохождение сигнала с глобальных входов микросхемы и ядра ФАПЧ к внутренним глобальным шинам.
  • Шесть блоков программируемой и один фиксированной задержки.
  • Пять блоков программируемых делителей частоты для обеспечения синтеза частоты.

Упрощенный БФТЧ без интегрированного ФАПЧ включает в себя:

  • Три глобальных блока мультиплексоров, обеспечивающих прохождение сигнала с глобальных входов микросхемы и секции программируемой задержки сигнала к внутренним глобальным шинам.
  • Три секции программируемой задержки сигнала.

ПЛИС ProASIC3E, за исключением микросхем в корпусе PQFP208, имеют 6 БФТЧ с ФАПЧ и умножителем/делителем частоты (рис. 1).

БФТЧ в ПЛИС ProASIC3E за исключением ПЛИС в корпусе PQ208
Рис. 1. БФТЧ в ПЛИС ProASIC3E за исключением ПЛИС в корпусе PQ208

ПЛИС ProASIC3, за исключением А3Р030, и ProASIC3E в корпусе PQFP208 тоже имеют 6 БФТЧ, но только два из них, расположенные посередине слева и справа от кристалла имеют ФАПЧ с умножителем/делителем частоты. БФТЧ, расположенные по углам, выполнены по упрощенной схеме (рис. 2).

БФТЧ в ПЛИС ProASIC3E в корпусе PQ208
Рис. 2. БФТЧ в ПЛИС ProASIC3E в корпусе PQ208

ПЛИС ProASIC3, за исключением А3Р030, имеют 6 БФТЧ, но только один из них, расположенный посередине слева от кристалла, имеет ФАПЧ с умножителем/делителем частоты. БФТЧ, расположенные справа и по углам, выполнены по упрощенной схеме (рис. 3).

БФТЧ в ПЛИС ProASIC3, за исключением А3Р030
Рис. 3. БФТЧ в ПЛИС ProASIC3, за исключением А3Р030

ПЛИС А3Р030 семейства ProASIC3 имеет только два упрощенных БФТЧ (рис. 4).

БФТЧ в ПЛИС ProASIC3 А3Р030
Рис. 4. БФТЧ в ПЛИС ProASIC3 А3Р030

В таблице 1 приведена сводная информация по БФТЧ.

Таблица 1. Сводная информация по БФТЧ
Сводная информация по БФТЧ

ПЛИС ProASIC3/E имеют шесть глобальных цепей, которые используются для тактовой частоты и сигналов глобального сброса или установки, охватывающих весь кристалл (рис. 5), распространяясь вверх и вниз от центральной части. Дополнительно в каждой ПЛИС (за исключением А3Р030) имеется четыре квадранта, каждый из которых имеет по 3 региональных глобальных цепи. Они обеспечивают распространение сигнала только в пределах квадранта. Таким образом, каждая логическая ячейка имеет до 9 источников глобальных сигналов.

Структура глобальных связей
Рис. 5. Структура глобальных связей

На рис. 6 представлена структура дерева одной глобальной связи. Центральная связь делит пространство ПЛИС на два сегмента — верхний (top) и нижний (bottom). Ответвление в каждом сегменте является независимым. Если ответвление верхнего сегмента используется в качестве связи глобальной тактовой частоты, то нижний можно использовать для локальных сигналов. И наоборот. Каждое ответвление образует свое пространство, в которое входят логические ячейки, блоки памяти и ввода/вывода. Мультиплексор дерева представлен на рис. 7. Он обеспечивает прохождение внутреннего, внешнего или глобального сигнала без дополнительной задержки на одно, два или четыре ответвления.

Структура дерева глобальной связи
Рис. 6. Структура дерева глобальной связи
Мультиплексор связей ответвлений
Рис. 7. Мультиплексор связей ответвлений

Подобная структура позволяет гибко формировать тактовые домены с минимальной задержкой распространения тактового сигнала или обеспечивает прохождение внутреннего сигнала с минимальной задержкой.

На центральную и региональные связи сигнал поступает с БФТЧ. Рассмотрим его более подробно. На вход БФЧ сигналы поступают через блок выбора источника сигнала (рис. 8) с глобальных входов, с ядра ПЛИС или входа общего назначения, а с выхода поступают на три внутренние глобальные цепи, именуемые A, B и C (рис. 9).

Блок выбора источника сигнала для БФТЧ
Рис. 8. Блок выбора источника сигнала для БФТЧ
Блок входных мультиплексоров БФТЧ
Рис. 9. Блок входных мультиплексоров БФТЧ

Блок выбора источника сигнала для БФТЧ представлен на рис. 8.

Как уже отмечалось, БФТЧ может быть выполнен с ФАПЧ и умножителем/делителем частоты, либо по упрощенной схеме, включающей только блок программируемой задержки. На рис. 10 представлена структурная схема БФТЧ с ФАПЧ.

БФТЧ с ФАПЧ
Рис. 10. БФТЧ с ФАПЧ

Делители n иm обеспечивают целочисленное деление входной частоты на значение от 1 до 128, а выходные делители u, v и w — на значение от 1 до 32. Формулы для расчета тактовой частоты:

С выхода ФАПЧ на мультиплексор поступает четыре частоты, сдвинутые на 90°, что дает возможность использовать тактовые частоты не только отличающиеся по значению, но и сдвинутые по фазе относительно друг друга. Помимо основных выходов GLA, GLB и GLC имеется два дополнительных — YB и YC. Эти два специализированных выхода могут использоваться в качестве тактовых сигналов для ядра ПЛИС, когда основные сигналы используются в других критических цепях.

ФАПЧ в БФТЧ можно отключить и использовать только выходной блок программируемой задержки.

ФАПЧ может быть сконфигурирован как статически, так и динамически, во время работы. Чтобы можно было использовать динамическую конфигурацию, она должна быть разрешена в дизайне. Для динамической конфигурации используется специализированный сдвиговый регистр, содержимое которого полностью определяет конфигурацию ФАПЧ. Записывая в него новое значение, можно изменить частоту и фазу.

Значения временных параметров БФТЧ с ФАПЧ приведены в таблице 2.

Таблица 2. Значения временных параметров БФТЧ с ФАПЧ
Значения временных параметров БФТЧ с ФАПЧ

Архитектура связей и формирования тактовых частот позволяет с максимальной эффективностью использовать ресурсы ПЛИС семейства ProASIC3. Именно благодаря гибкой архитектуре обеспечивается возможность почти стопроцентного использования ПЛИС.

Литература

  1. www.actel.ru
  2. ProASIC®3 Flash Family FPGAs. Datasheet. Actel Corporation, 2007.
  3. Using ProASIC3 and ProASIC3E Clock Conditioning Circuits. Application Note, Actel Corporation, 2007.

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Другие статьи по данной теме:

Сообщить об ошибке