Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2007 №11

Flash-семейства ПЛИС «Актел»

Карпов Сергей


Сегодня на рынке электронных компонентов представлено большое количество семейств программируемых логических интегральных схем (ПЛИС) различных производителей. В данной статье представлены три семейства ПЛИС корпорации «Актел», выполненные по Flash-технологии — ProASIC3/E, IGLOO и Fusion.

ПЛИС — один из наиболее интересных для широкого круга разработчиков аппаратуры и динамически развивающихся сегментов рынка электроники. Непрерывно появляются новые семейства и новые микросхемы, обладающие все большей степенью интеграции, быстродействием, более сложной архитектурой, наличием интегрированной периферии, меньшим удельным потреблением и цены за вентиль.

Сегодня ПЛИС используются в различных областях, начиная с недорогих бытовых цифровых фотоаппаратов, плееров и т. д. и заканчивая высокотехнологичными системами для военной и космической промышленности. Можно выделить три наиболее распространенных направления использования ПЛИС. Первое — это микропроцессорные системы на кристалле (SoC — System on Chip). Второе — портативные устройства, где в первую очередь важно минимальное потребление. И третье — системы цифровой обработки сигналов (ЦОС).

Технология

В ПЛИС семейств ProASIC3/E, IGLOO/E и FUSION конфигурационные ключи, распределенные по кристаллу, выполнены с использованием Flash КМОП технологии.

На рис. 1 представлена схема конфигурационного Flash-ключа. Он состоит из двух транзисторов с общим плавающим затвором, в котором запоминается состояние ключа после программирования. Первый транзистор служит для программирования, стирания и верификации состояния ключа. Второй — это непосредственно ключевой транзистор, который используется для конфигурации логических ячеек или подключения локальных и глобальных связей.

Схема конфигурационного ключа Flash ПЛИС «Актел».
Рис. 1. Схема конфигурационного ключа Flash ПЛИС «Актел».

У большинства производителей конфигурационная матрица выполнена по SRAM технологии. Для хранения данных о конфигурации используется внешнее или интегрированное однократно или многократно программируемое ПЗУ, из которого эти данные загружаются в ПЛИС при включении питания.

Поэтому для указанных семейств не требуются какие-либо дополнительные конфигурационные устройства, и обеспечивается готовность ПЛИС к работе непосредственно по включению питания.

Другой немаловажной характеристикой является отсутствие «броска» тока потребления по включению питания, характерного для ПЛИС, выполненных по технологии SRAM (рис. 2). Например, для микросхем семейства Cyclone фирмы «Альтера» он может достигать 1,2 А.

График потребления тока при включении питания для ПЛИС на основе технологии Flash и SRAM
Рис. 2. График потребления тока при включении питания для ПЛИС на основе технологии Flash и SRAM

ProASIC3/Е

Семейство ProASIC3/E разрабатывалось на базе уже хорошо известной архитектуры ПЛИС ProASICPlus. По сравнению с ProASICPlus чипы этого семейства имеют больший объем (от 30 тыс. до 3 млн системных вентилей), тактовую частоту до 350 МГц и более развитую архитектуру тактирования, включая наличие до 6 интегрированных умножителей частоты (PLL). Напряжение питания ядра составляет 1,5 В.

Это семейство ориентировано, в первую очередь, на построение систем на кристалле с минимальным набором внешней периферии, что позволяет уменьшить габариты, потребление и стоимость изделия в целом. Flash-технология изготовления обеспечивает низкое потребление (от 2 мА в статическом режиме) и старт работы непосредственно по включению питания.

На рис. 3 представлена внутренняя архитектура ПЛИС.

Архитектура ProASIC3/E
Рис. 3. Архитектура ProASIC3/E

Логическая матрица ProASIC3/E состоит из массива логических ячеек (рис. 4), называемых VersaTile, которые могут быть сконфигурированы как:

  • любой трехвходовый логический элемент (И, ИЛИ, НЕ, И-НЕ и т. д.);
  • регистр-защелка со сбросом или предустановкой;
  • D-триггер со сбросом, предустановкой или разрешением работы (трехвходовый);
  • D-триггер с разрешением и сбросом или предустановкой (четырехвходовый).
Структура логической ячейки VersaTile ProASIC3/E
Рис. 4. Структура логической ячейки VersaTile ProASIC3/E

ProASIC3/Е имеет полноценную конфигурируемую двухпортовую SRAM общим объемом до 504 кбит, которая может быть сконфигурирована как ОЗУ или как FIFO.

Развитая схема внутреннего тактирования включает до шести конфигурируемых блоков формирования тактовой частоты с аналоговыми умножителями частоты.

Интегрированное Flash ПЗУ объемом 1 кбит с синхронным доступом организовано как 8×128 бит. Оно может использоваться, например, для хранения пользовательских конфигурационных данных.

По периметру кристалла располагаются блоки ввода/вывода, которые могут быть сконфигурированы под различные стандарты и уровни сигналов. Они обеспечивают совместимость со многими стандартами входов/выходов, включая дифференциальные — LVTTL, LVCMOS, 3.3В PCI/3.3B PCI-X, LVPECL, LVDS, BLVDS, MLVDS. Кроме того, в чипе реализована поддержка интерфейса DDR со скоростью передачи данных до 700 Mбит/с. Входы и выходы ПЛИС могут быть сконфигурированы для работы с сигналами, имеющими уровни напряжения 1,5, 1,8, 2,5, 3,3 В. Все блоки объединены в банки с независимыми входами питания, что позволяет работать ПЛИС в системе с несколькими рабочими напряжениями без дополнительных схем согласования уровней.

Программирование конфигурации ПЛИС можно производить непосредственно на плате через JTAG-интерфейс, и для этого не требуется отдельный источник питания. Для этого в ПЛИС имеется интегрированный регулятор, который формирует необходимое напряжение для программирования Flash-матрицы.

Защита дизайна от копирования осуществляется с помощью 128-битного кодирования AES. Для этого в ПЛИС интегрирован AES-декодер, который также не позволяет считать конфигурацию ПЛИС через интерфейс JTAG, обеспечивая при этом возможность полноценной верификации и отладки.

Семейство ProASIC3/E имеет также версии ПЛИС, адаптированные под использование процессорных ядер CoreMP7 и Cortex-M1.

В таблице 1 приведены характеристики выпускаемых ПЛИС данного семейства.

Таблица 1. Характеристики ПЛИС ProASIC3/E
Характеристики ПЛИС ProASIC3/E

ПЛИС семейства ProASIC3/E можно применять для самых разнообразных схемотехнических решений — от разработки небольших контроллеров до построения сравнительно недорогих систем на кристалле, что позволяет значительно сократить габариты, потребление и стоимость системы в целом, а также сократить время и затраты на разработку. Вследствие низкого по сравнению с ПЛИС на основе SRAM технологий энергопотребления значительно снижается нагрев микросхем.

В этом семействе имеются ПЛИС, предназначенные для использования в автомобильной промышленности. Они имеют расширенный температурный диапазон — от –40 до +135 °С.

IGLOO/E

На базе ПЛИС ProASIC3/Е «Актел» выпустила новое семейство IGLOO/E, которое характеризуется сверхнизким потреблением и ориентировано, в первую очередь, на использование в портативных системах, а также системах, требующих низкого энергопотребления (рис. 5).

Типовое применение IGLOO/E
Рис. 5. Типовое применение IGLOO/E

Внутренняя архитектура ПЛИС представлена на рис. 6.

Архитектура ПЛИС IGLOO
Рис. 6. Архитектура ПЛИС IGLOO

Напряжение питания внутренней логики — от 1,2 до 1,5 В, а блоков входов/выходов — до 3,3 В. В отличие от ProASIC3/Е, IGLOO характеризуется низким потреблением в статическом рабочем режиме — от 25 мкВт. В таблице 2 представлены основные режимы работы, состояние ПЛИС и минимальное потребление в зависимости от режима работы.

Таблица 2. Характеристики режимов работы ПЛИС
Характеристики режимов работы ПЛИС

В IGLOO/E используется уникальная технология Flash*Freez, которая обеспечивает переход ПЛИС в режим сверхнизкого потребления (менее 5 мкВт). Это позволяет значительно увеличить время работы от батарей без их замены. Для сравнения, у ПЛИС семейства CoolRunner-II фирмы Xilinx минимальное потребление составляет 29 мкВт, что почти в шесть раз больше.

Особенностью этого режима является то, что сохраняется не только содержимое интегрированной SRAM, но и состояние всех триггеров логических ячеек. Система как бы «замораживается», что позволяет при выходе из этого режима просто продолжить выполнение алгоритма работы с того состояния, в котором ПЛИС находилась на момент перехода в режим Flash*Freez.

Перевод в режим Flash*Freez осуществляется либо из пользовательского дизайна ПЛИС, либо через специализированный вывод (рис. 7). Время перехода в режим Flash*Freez и выхода из него менее 1 мкс.

Вывод управления режимом Flash*Freez.
Рис. 7. Вывод управления режимом Flash*Freez.

Основные характеристики выпускаемых «Актел» ПЛИС IGLOO/E представлены в таблице 3.

Таблица 3. Основные характеристики ПЛИС IGLOO/E
Основные характеристики ПЛИС IGLOO/E

ПЛИС IGLOO выпускается в различных корпусах, в том числе малогабаритных с высокой плотностью выводов (CS81 5×5 мм, CS121 6×6 мм, CS196 и QN132 8×8 мм). Это особенно актуально для использования чипов в мобильных телефонах, плеерах, фотоаппаратах и других портативных устройствах.

Fusion

В 2006 году «Актел» представила новое семейство Fusion, не имеющее аналогов у других производителей ПЛИС. Это первая ПЛИС смешанного типа с интегрированным полноценным аналоговым блоком (рис. 8). Это семейство позиционируется «Актел» как «программируемый системный чип» (ПСЧ, PSC — programmable system chip).

Архитектура ПЛИС Fusion
Рис. 8. Архитектура ПЛИС Fusion

При разработке семейства Fusion в качестве базовой была также взята архитектура ProASIC3/E. В качестве расширения, помимо аналогового блока, Fusion дополнительно содержит интегрированный блок Flash-памяти объемом до 8 Мбит со временем доступа по чтению 10 нс, блок часов реального времени (ЧРВ, RTC — Real Time Clock) с независимым питанием, кварцевый и RC-генераторы тактовой частоты.

Аналоговый блок (рис. 9)включает в себя до 10 аналоговых модулей, датчик внутренней температуры кристалла, мультиплексор и 12-разрядный конфигурируемый АЦП с интегрированным источником опорного напряжения и частотой дискретизации до 600 квыб./с.

Аналоговый блок
Рис. 9. Аналоговый блок

Аналоговые модули (рис. 10) включают в себя блоки контроля тока и напряжения с интегрированными усилителями и блоки контроля температуры, а также выход повышенной мощности для управления MOSFET-ключами.

Аналоговый модуль (квадрант)
Рис. 10. Аналоговый модуль (квадрант)

Входы могут быть сконфигурированы либо как цифровые, либо как аналоговые. На аналоговый вход можно напрямую подавать сигнал амплитудой ±12 В.

Блок ЧРВ (рис. 11) содержит регулятор напряжения, формирующий из входного напряжения 3,3 В напряжение 1,5 В, которое может использоваться для питания ядра. Это обеспечивает возможность работать только от одного источника питающего напряжения 3,3 В.

Блок часов реального времени
Рис. 11. Блок часов реального времени

Помимо основных режимов работы — активного, холостого хода, спящего и выключенного, Fusion имеет два дополнительных. Первый — это режим, при котором ядро работает на пониженной частоте, что позволяет уменьшить потребление. Во втором режиме обеспечивается периодический перевод ПЛИС из режима холостого хода в активный по сигналу с ЧРВ.

Как и ProASIC3/E, семейство Fusion имеет версии, адаптированные для использования процессорных ядер CoreMP7 и Cortex-M1 (табл. 4).

Таблица 4. Основные характеристики ПЛИС Fusion
Основные характеристики ПЛИС Fusion

ПСЧ семейства Fusion имеют набор периферии, достаточный для построения типовой системы на кристалле (рис. 12), в том числе цифро-аналоговой. Развитый аналоговый блок позволяет в значительной мере сократить, а в ряде случаев и вообще обойтись без внешней аналоговой схемы.

Типовая микропроцессорная система
Рис. 12. Типовая микропроцессорная система

Средства разработки

Для поддержки разработчиков «Актел» предоставляет программное обеспечение для разработки и отладки проектов дизайна ПЛИС, программирования, а также для разработки и отладки программного обеспечения под предоставляемые компанией процессорные ядра.

Для разработки дизайна ПЛИС используется интегрированная среда Actel LiberoIDE. Начиная с версии Actel LiberoIDE 7.3 пакет включает в себя все необходимые компоненты для разработки, синтеза и отладки дизайна под семейства ProASIC3/E, IGLOO/E и Fusion. Кроме того, в пакет включены все необходимые программные инструменты для программирования ПЛИС всех семейств, выпускаемых корпорацией «Актел». На рис. 13 представлена архитектура пакета.

Структура среды Actel LiberoIDE
Рис. 13. Структура среды Actel LiberoIDE

Бесплатная лицензия обеспечивает возможность разработки проектов под ПЛИС объемом до 1 млн логических вентилей.

CoreConsole — среда разработки, которая позволяет быстро и легко создавать дизайн процессорных систем. На рис. 14 представлено окно пакета с разработанным дизайном процессора MP7. Отдельные модули микропроцессорной системы предоставляются разработчикам в виде готовых библиотечных конфигурируемых элементов — непосредственно ядра процессоров, таймер, контроллеры памяти, контроллеры последовательных и параллельных интерфейсов и т. д. Это позволяет эффективно разрабатывать процессорные системы с требуемым набором периферии в соответствии с решаемой задачей.

Пример разработки процессорной системы с ядром CoreMP7 в CoreConsole
Рис. 14. Пример разработки процессорной системы с ядром CoreMP7 в CoreConsole

Разработанные в CoreConsole процессорные модули затем можно использовать в дизайнах разработчиков в виде готовых библиотечных элементов Actel LiberoIDE.

На данный момент «Актел» предоставляет возможность разрабатывать системы на базе следующих процессорных платформ:

  • ARM:
    • Cortex-M1;
    • CoreMP7;
  • 8051;
  • CoreABC;
  • LEON3;
  • AMBA.

SoftConsole — интегрированный пакет для разработки и отладки программного обеспечения для микропроцессорных систем, разрабатываемых на базе Flash ПЛИС «Актел». Он включает текстовый редактор кода программы, компилятор и отладчик Си, который позволяет, используя программатор FlashPro3, отлаживать скомпилированный код непосредственно на плате. Последняя на сегодня версия SoftConsole 2.1 позволяет разрабатывать и отлаживать код под процессорные ядра CoreMP7, Cortex-M1 и 8051.

Пакеты CoreConsole и SoftConsole являются абсолютно бесплатными.

В качестве аппаратных средств разработки «Актел» предлагает отладочный набор (StarterKit). Он включает в себя плату с ПЛИС соответствующего семейства, программатор FlashPro3, пакет Actel LiberoIDE Gold и примеры дизайна. Этот набор средств позволяет разработчикам на практике познакомиться с ПЛИС, а также начать разработку и отладку дизайна до того, как будет изготовлена собственная плата.

«Актел» активно развивает направление ПЛИС на основе Flash-технологии, сочетающих преимущества заказных ПЛИС, такие как энергонезависимость, надежность и низкое потребление, с возможностью многократного перепрограммирования. Наличие полного набора ПО для разработки и отладки в сочетании с широким выбором ПЛИС позволяет быстро и эффективно создавать системы с требуемыми характеристиками и минимальным набором внешней периферии.

Литература

  1. www.actel.ru
  2. CoolRunner-II CPLD Family: Data Sheet, DS090 (v3.0) March 8, 2007. www.xilinx.com
  3. Spartan-3 FPGA Family: Complete Data Sheet, DS099 May 25, 2007, www.xilinx.com
  4. Section I. Cyclone FPGA Family Data Sheet, January 2007, Altera Corporation, www.altera.com

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Другие статьи по данной теме:

Сообщить об ошибке