Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

ПЛИС и ПАИС

В данном разделе публикуются статьи по ПЛИС (программируемые логические интергальные схемы) и ПАИС (программируемые аналоговые интергальные схемы). В статьях рассматриваются различные ИС, такие как PAL, GAL, CPLD, FPGA и прочие, освещаются вопросы и проблемы разработки, конструирования и применения. Кроме того, затрагиваются вопросы программирования на специальных языках описания аппаратуры (Verilog, VHDL, AHDL и др.). Приводятся обзоры рынка, новых продуктов таких компаний как Atmel, Altera, Xilinx, Actel и т. д.

Проектирование узлов синхронизации цифровых устройств и встраиваемых микропроцессорных систем, реализуемых на базе ПЛИС фирмы Xilinx серий Artix‑7, Kintex‑7 и Virtex‑7. Часть 2, (Компоненты и технологии №4'2016)

Процесс подготовки VHDL-описания узла формирования тактовых сигналов с использованием шаблонов встроенного HDL-редактора САПР серии Xilinx ISE Design Suite начинается с выполнения процедуры создания основы нового исходного модуля проекта, подробно рассмотренной в предыдущей части статьи (КиТ №3/2016).

Ретранслятор миллиметрового диапазона на 60 ГГц используется для повышения емкости сотовой связи, (Компоненты и технологии №4'2016)

Законченное решение, представляющее собой двунаправленную линию передачи данных на 60 ГГц на базе СнК Xilinx’s Zynq, обладает производительностью и гибкостью, необходимыми для рынка ретрансляторов малых сотовых ячеек.

Моделирование цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на основе ПЛИС фирмы Xilinx в интегрированной среде разработки PlanAhead. Часть 2, (Компоненты и технологии №2'2016)

Окончание. Начало в № 1’2016 г
Во второй части статьи рассмотрены установка параметров генерации списков соединений проектируемого устройства, определение дополнительных параметров моделирования, выполнение этапов поведенческого и полного временного моделирования проектируемого устройства или встраиваемой микропроцессорной системы.

Устройства UltraScale+ от компании Xilinx: 16‑нм технология и высокая производительность, (Компоненты и технологии №2'2016)

Интенсивное внедрение новых технологий позволило компании Xilinx поставить на рынок устройства, преодолевающие ограничения, накладываемые законом Мура.

Опыт работы с ядром Ethernet ПЛИС Achronix, (Компоненты и технологии №12'2015)

В цикле статей о ПЛИС Achronix рассказывалось о том, как работать с аппаратными ядрами PCIe и DDR‑3. Пришло время описать работу, пожалуй, с наиболее интересным ядром, имеющимся в составе ПЛИС Achronix семейства Speedster22i, — с ядром Ethernet, позволяющим работать с 100G Ethernet. ПЛИС семейства HD, в том числе Speedster22i HD1000, используемая в отладочном наборе Speedster22i HD1000 Development Kit, содержат по два ядра 100‑гигабитного Ethernet.

Программируемые аналоговые схемы Anadigm. Использование виртуальных генераторов сигналов в САПР AnadigmDesigner2, (Компоненты и технологии №12'2015)

В статье на примере создания генератора качающейся частоты представлен принцип создания сигналов сложной формы. Такие сигналы будут полезны разработчику на этапе проектирования схемы в программе AnadigmDesigner2 для программируемых аналоговых схем Anadigm.

Проектирование КИХ-фильтров в системе визуально-имитационного моделирования Matlab/Simulink с использованием Altera DSP Builder, (Компоненты и технологии №12'2015)

В статье продолжается рассмотрение методологии объектно-ориентированного проектирования цифровых устройств обработки сигналов с использованием пакета расширения Altera DSP Builder ver. 12.1 системы визуально-имитационного моделирования Matlab/Simulink (версия 8.0.0.783 (R2012b)) для реализации в базисе ПЛИС Cyclone фирмы Altera.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 11, (Компоненты и технологии №12'2015)

Процесс конфигурирования кристаллов программируемой логики, а также выполнение операций записи и чтения информационных и контрольных данных в микросхемах Flash ППЗУ осуществляется в САПР серии Xilinx ISE Design Suite с помощью программного модуля iMPACT и загрузочного кабеля. Для программирования микросхем Flash-памяти и обратного считывания записанных данных могут использоваться загрузочные кабели тех же типов, которые поддерживаются средствами разработки программного обеспечения встраиваемых микропроцессорных систем Xilinx SDK.

Реализация обмена данными между ПЛИС и процессорной системой в Cyclone V SoC на базе платы DE1‑SoC от Terasic, (Компоненты и технологии №12'2015)

Несмотря на то, что системы на кристалле от ALTERA появились больше года назад, многие инженеры-разработчики, имея желание освоить такие системы, сталкиваются с трудностями при изучении технической документации, которая предоставлена на сайте производителя. Цель данной публикации — показать пример реализации обмена данными между FPGA и HPS для того, чтобы инженеры могли использовать его при реализации своей задачи на SoC.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 10, (Компоненты и технологии №11'2015)

Продолжение. Начало в № 2’2015
В этой части статьи рассмотрена подготовка инструментального модуля для загрузки конфигурации аппаратной части разработанной микропроцессорной системы и программного обеспечения с карты памяти формата SD Card, активизация и настройка встроенных средств эмуляции терминала интегрированной среды разработки программного обеспечения Xilinx SDK, программирование загрузочного Flash ППЗУ.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 9, (Компоненты и технологии №10'2015)

Продолжение. Начало в № 2’2015
В этой части статьи рассмотрена генерация загрузочного образа для проектируемой встраиваемой микропроцессорной системы и подготовка карты памяти формата SD Card для загрузки конфигурации аппаратной части разработанной микропроцессорной системы и программного обеспечения.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 8, (Компоненты и технологии №9'2015)

Продолжение. Начало в № 2’2015
В данной части статьи рассматривается процесс отладки разрабатываемого программного приложения на аппаратной платформе проектируемой микропроцессорной системы.

Проектирование конечных автоматов с использованием пакетов расширения Stateflow и Xilinx System Generator системы Matlab/Simulink, (Компоненты и технологии №8'2015)

Цель данной работы — демонстрация возможностей пакетов расширения Stateflow и Xilinx System Generator системы Matlab/Simulink по проектированию конечных автоматов с последующей их реализацией в базисе ПЛИС Xilinx.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 7, (Компоненты и технологии №8'2015)

Продолжение. Начало в
№ 2’2014

В статье рассмотрено создание конфигурации инструментов пакета Xilinx SDK для отладки разрабатываемой прикладной программы на аппаратной платформе проектируемой микропроцессорной системы.

КИХ-­фильтров в системе Xilinx System Generator с применением методологии Black Boxes, (Компоненты и технологии №7'2015)

Использование методологии Black Boxes Xilinx System Generator при разработке имитационных моделей цифровых устройств позволяет импортировать VHDL-, Verilog-, EDIF-коды, разработанные, например, в САПР ПЛИС Xilinx ISE Design Suite в систему Matlab/Simulink, что значительно повышает возможности объектно-ориентированного проектирования.

Проектирование последовательных КИХ-фильтров в системе Xilinx System Generator с применением библиотеки Reference BlockSet/DSP, (Компоненты и технологии №6'2015)

В статье предлагается рассмотреть проектирование двух последовательных КИХ-фильтров на четыре отвода для реализации в базисе ПЛИС в системе Xilinx System Generator с использованием блока умножения и накопления (MAC-блока), линии задержки сигнала на основе адресуемого сдвигового регистра и двухпортовой блочной памяти, сконфигурированной для работы в различных режимах.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq-7000 AP SoC фирмы Xilinx. Часть 5, (Компоненты и технологии №6'2015)

Продолжение. Начало в № 2’2015

Разработка КИХ-фильтров в системе Xilinx System Generator САПР ISE Design Suite, (Компоненты и технологии №5'2015)

Цель данной статьи — показать, как влияет формат представления чисел, используемый при разработке устройств ЦОС в системе Matlab/Simulink с применением библиотек System Generator, на результаты функционального моделирования в САПР ПЛИС Xilinx ISE Design Suite 14.4.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq-7000 AP SoC фирмы Xilinx. Часть 4, (Компоненты и технологии №5'2015)

Продолжаем цикл публикаций, посвященных вопросам проектирования микропроцессорных систем на базе кристаллов расширяемых вычислительных платформ Extensible Processing Platform (EPP) семейства Zynq‑7000 AP SoC, выпускаемых фирмой Xilinx. Продолжение статьи. Начало в № 2’2015

ПЛИС Xilinx семейства UltraScale+ и перспективы их применения, (Компоненты и технологии №4'2015)

В феврале 2015 года компания Xilinx опубликовала предварительные технические сведения о новой аппаратной платформе FPGA и программируемых системах на кристалле. Новое семейство, названное UltraScale+, будет производиться с соблюдением 16‑нм технологических норм на базе технологии FinFET компании TSMC. Особый интерес представляют микросхемы семейства Zynq, в которых существенно улучшена процессорная составляющая системы.

Практические вопросы проектирования устройств с применением ПЛИС Spartan‑6, (Компоненты и технологии №4'2015)

Ранее на страницах журнала «Компоненты и технологии» были рассмотрены характеристики младших ПЛИС семейства Spartan‑6, которые в силу невысокой стоимости и наличия простых для монтажа пластиковых корпусов могут быть эффективно использованы в несложных цифровых устройствах. Однако исполненные по вполне актуальному технологическому процессу с 45‑нм нормами, эти микросхемы требуют соблюдения правил синхронного проектирования. В статье рассмотрены практические примеры, представляющие интерес для разработчиков цифровых систем с применением ПЛИС начального уровня, а также даны рекомендации по организации питания, подсистем загрузки конфигурации и формирования тактового сигнала.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 3, (Компоненты и технологии №4'2015)

Продолжение. Начало в № 2`2015

Минимизация конечных автоматов путем использования значений выходных переменных для кодирования внутренних состояний, (Компоненты и технологии №3'2015)

В статье представлены структурные модели конечных автоматов класса C для автомата Мура и класса D для автомата Мили, которые позволяют использовать значения выходных переменных в качестве кода (части кода) конечного автомата. Показаны способы описания структурных моделей конечных автоматов на языке Verilog, причем способ описания автоматов класса D дан впервые. Исследована эффективность применения предложенных структурных моделей при реализации конечных автоматов на ПЛИС фирмы Altera. Показано, что для всех рассмотренных семейств ПЛИС модель автомата класса C способна по сравнению с традиционной моделью автомата Мили вдвое снизить стоимость реализации, а в отдельных случаях — и в 2,67 раза.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 2, (Компоненты и технологии №3'2015)

Продолжение. Начало в № 2’2015

Разработка цифровых систем на базе FPGA Xilinx начального уровня, (Компоненты и технологии №3'2015)

Микросхемы с архитектурой FPGA часто воспринимаются только как дорогие высокопроизводительные устройства, которые достаточно сложны в применении, требуют проектирования многослойной печатной платы и не могут быть смонтированы без специального оборудования. Однако до сих пор компанией Xilinx выпускаются ПЛИС начального уровня, выполненные в корпусах TQFP и предназначенные для широкого диапазона цифровых устройств. Это два младших представителя семейства Spartan‑6, и в настоящее время не потерявшего актуальности. В статье рассмотрены вопросы проектирования электронной аппаратуры с использованием данных микросхем и предложены практические рекомендации по проектированию печатной платы, организации системы питания, программированию и сопряжению с периферийными устройствами.

Блоки SERDES в новых ПЛИС корпорации Microsemi. Часть 2, (Компоненты и технологии №2'2015)

Этот материал продолжает учебный курс, который посвящен блокам SERDES, встроенным в новые семейства ПЛИС корпорации Microsemi.

Проектирование КИХ-фильтров на распределенной арифметике в САПР ПЛИС XILINX ISE DESIGN SUITE, (Компоненты и технологии №2'2015)

В данном материале предлагается рассмотреть вопрос проектирования КИХ-фильтров на распределенной арифметике с помощью генератора параметризированных ядер XLogiCORE IP FIR Compiler v5.0. Преимущество использования распределенной арифметики заключается в том, что с ростом числа отводов производительность КИХ-фильтра остается постоянной за счет применения «безумножительных» схем умножения, при этом обеспечивается повышенное быстродействие и экономия от применения встроенных ЦОС-блоков, а недостатком становится повышенный расход логических ресурсов ПЛИС.

Проектирование для ПЛИС Xilinx: системные аспекты и уровень регистровых передач, (Компоненты и технологии №2'2015)

В статье рассматриваются вопросы проектирования для ПЛИС Xilinx, требующие выяснения на ранних этапах данного процесса. Несмотря на универсальные возможности программируемых логических ячеек и постоянное совершенствование FPGA, остается вероятность заложить в проект архитектурные решения, неоптимальные для ПЛИС как таковых или для FPGA компании Xilinx в частности. Тем не менее существует ряд достаточно универсальных рекомендаций, которые могут быть успешно применены для широкого круга проектов на базе ПЛИС.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx, (Компоненты и технологии №2'2015)

Продолжаем цикл публикаций, посвященных вопросам проектирования микропроцессорных систем на базе кристаллов расширяемых вычислительных платформ Extensible Processing Platform (EPP) семейства Zynq‑7000 AP SoC, выпускаемых фирмой Xilinx.

Стили описания конечных автоматов на языке Verilog, (Компоненты и технологии №2'2015)

В статье исследуются стили описания конечных автоматов на языке Verilog и рассматривается проблема выбора наилучшего способа описания с точки зрения стоимости реализации и быстродействия конечного автомата. Поставленная задача решается эмпирически путем выполнения большого количества экспериментальных исследований на эталонных примерах конечных автоматов. Предложено семь конструкций языка Verilog для описания комбинационных схем конечных автоматов, из которых выбрано две наилучшие конструкции по стоимости реализации. Представлено шесть стилей описания конечных автоматов на языке Verilog, чья эффективность исследовалась при синтезе конечных автоматов на ПЛИС трех классов: CPLD, FPGA и SoC. Показано, что выбор стиля описания позволяет уменьшить стоимость реализации конечного автомата для отдельных примеров в 3,06&nbs;раза и повысить быстродействие в 1,6 раза. В заключение указывается на возможные направления дальнейших исследований в этой области.

Блоки SERDES в новых ПЛИС корпорации Microsemi. Часть 1, (Компоненты и технологии №1'2015)

Блоки преобразования данных из параллельного представления в последовательное и обратно (SERDES) есть в обоих новых семействах ПЛИС корпорации Microsemi: IGLOO2 и SmartFusion2. В предлагаемой статье, написанной на основе фирменного руководства корпорации Microsemi, представлен порядок работы с этими блоками на базе недорогого отладочного набора IGLOO2 Evaluation Kit. Данный материал служит продолжением цикла статей по ПЛИС IGLOO2 и SmartFusion2, опубликованных в журнале «Компоненты и технологии».

Методология проектирования для ПЛИС Xilinx: организационные аспекты, (Компоненты и технологии №1'2015)

Развитие аппаратной платформы программируемых логических интегральных схем делает все более актуальным освоение новых подходов проектирования, которые учитывали бы возросшую логическую емкость, уменьшение технологических норм и связанное с этим увеличение тактовой частоты, необходимость интеграции в проект аппаратных компонентов, что в совокупности и обеспечивает высокие технико-экономические характеристики проектируемых изделий. Созданная компанией Xilinx методология проектирования, названная UltraFast Design Methodology, позволяет повысить производительность труда разработчика и улучшить качество выполняемых проектов с учетом характеристик FPGA серий 7 и UltraScale. Материалы данной статьи не ограничиваются методиками, авторство которых принадлежит специалистам Xilinx, — они включают и рекомендации, специфичные для отечественных инженеров и сформированные в результате опыта преподавания в учебном центре Xilinx в России.

Микросхемы ПЛИС Speedster22i от Achronix: самые быстрые и самые большие. Часть 5 , (Компоненты и технологии №1'2015)

В этой статье из цикла, посвященного ПЛИС Speedster22i HD1000 от компании Achronix, мы продолжим рассматривать вопросы, связанные с работой аппаратного контроллера интерфейса Interlaken.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite, (Компоненты и технологии №1'2015)

Окончание. Начало в № 4’2014
В данной части статьи рассмотрена подготовка исходных данных для анализа энергопотребления процессорного блока PS кристалла расширяемой вычислительной платформы, анализ энергопотребления, формирование конфигурационной последовательности для аппаратной части проектируемой микропроцессорной системы и экспортирование аппаратной платформы и конфигурационной последовательности проектируемой системы в среду комплекса Xilinx Software Development Kit.

Ключевые особенности ПЛИС для взаимосвязанного мира, (Компоненты и технологии №12'2014)

Программируемые логические интегральные схемы (ПЛИС, Field Programmable Gate Array — FPGA) совершенствуются и все больше удовлетворяют требованиям разработчиков, но до сих пор существуют актуальные проблемы, касающиеся вопросов безопасности, энергопотребления и надежности.

Микросхемы ПЛИС Speedster22i от Achronix: самые быстрые и самые большие. Часть 4, (Компоненты и технологии №12'2014)

Данная статья продолжает цикл материалов, посвященных ПЛИС Speedster22i HD1000 от компании Achronix. В этой части мы рассмотрим вопросы, связанные с работой аппаратного контроллера интерфейса Interlaken.

Организация питания СБИС программируемой логики и систем-на-кристалле Altera с использованием вторичных источников Enpirion PowerSoC, (Компоненты и технологии №12'2014)

Полтора года назад после приобретения компании Enpirion, специализирующейся на изготовлении импульсных преобразователей напряжения, в составе Altera появилось подразделение Enpirion Power Solutions. С тех пор известный разработчик активно продвигает источники питания Enpirion, позиционируя их как наиболее подходящие для своих СБИС программируемой логики (СБИС ПЛ) и систем-на-кристалле (СнК). Пришло время выяснить, что представляют собой микросхемы серии Enpirion PowerSoC.

Применение программируемых микросхем Anadigm для подключения датчиков температуры на основе термопары, (Компоненты и технологии №12'2014)

В статье даны рекомендации и представлен процесс проектирования с использованием AnadigmDesigner2, с примером постепенного построения схемы измерительного тракта для измерения температуры с помощью термопары.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite , (Компоненты и технологии №12'2014)

Продолжение. Начало в № 4’2014

Проектирование для ПЛИС Xilinx на языке System Verilog в САПР Vivado, (Компоненты и технологии №12'2014)

Сегодня актуализация языка System Verilog объясняется постоянным увеличением логического объема ПЛИС и связанной с этим необходимостью повышения производительности труда разработчиков. Язык System Verilog ориентирован в большей степени на моделирование сложных систем и создание комплексных автоматизированных тестов, что сокращает время на моделирование и отладку проектов. Появление поддержки System Verilog для синтеза в САПР Vivado позволяет начать практическое использование этого языка в проектах на базе ПЛИС Xilinx. Статья рассматривает базовые возможности System Verilog с учетом особенностей его поддержки в новой версии САПР Vivado.

Микросхемы ПЛИС Speedster22i от Achronix: самые быстрые и самые большие. Часть 2, (Компоненты и технологии №11'2014)

В этой части мы рассмотрим вопросы, связанные с работой ввода/вывода (GPIO) и сериализаторов (SerDes).

ПЛИС IGLOO2 корпорации Microsemi: практикум по сверхнизкому энергопотреблению, (Компоненты и технологии №11'2014)

Одна из наиболее сильных сторон новых ПЛИС корпорации Microsemi IGLOO2 и SmartFusion2 — развитая система снижения энергопотребления до чрезвычайно малых величин, вплоть до 1 мВт. В предлагаемой статье, основанной на специальном руководстве корпорации Microsemi, описано практическое исследование работы этой системы на базе недорогого отладочного набора IGLOO2 Evaluation Kit. Данный материал служит продолжением цикла, посвященного ПЛИС IGLOO2 и SmartFusion2 и опубликованного в журнале «Компоненты и технологии».

Проектирование КИХ-фильтров в САПР ПЛИС Xilinx ISE Design Suite, (Компоненты и технологии №11'2014)

В статье предлагается рассмотреть примеры проектирования КИХ-фильтров в базисе ПЛИС с применением генератора параметризированных ядер XLogiCORE IP и vhdl-файлов в САПР Xilinx ISE Design Suite, а также использование сторонних средств синтеза логики, в частности синтезатора Synplicity Synplify для переноса проектов из САПР печатных плат OrCad в САПР ПЛИС Xilinx ISE Design Suite.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite , (Компоненты и технологии №11'2014)

В статье рассматриваются нюансы процесса размещения и трассировки аппаратной части проектируемой микропроцессорной системы в кристалле, конфигурировании выводов кристалла расширяемой процессорной платформы, отчет о сигналах синхронизации и физических ресурсах, используемых в каждом регионе тактирования программируемой логики.

SmartFusion2 и IGLOO2 в помощь разработчику. Обзор отладочных плат для новых семейств ПЛИС корпорации Microsemi, (Компоненты и технологии №10'2014)

Вниманию читателей предлагается очередная статья из цикла, посвященного новым семействам ПЛИС корпорации Microsemi — SmartFusion2 и IGLOO2. В первой статье был приведен обзор этих семейств. Сегодня мы рассмотрим отладочные наборы для них.

Микросхемы ПЛИС Speedster22i от Achronix: самые быстрые и самые большие. Часть 2, (Компоненты и технологии №10'2014)

В этой части мы рассмотрим вопросы, связанные с конфигурацией микросхем и с программированием флэш-памяти, предназначенной для загрузки конфигурации. Также будет приведено очень краткое описание языка STAPL.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite, (Компоненты и технологии №10'2014)

Продолжение. Начало в № 4`2014
В этой части статьи рассматривается определение временных характеристик аппаратной части проектируемой системы после отображения ее логического описания на физические ресурсы кристалла.

Синтезируемое VHDL-описание автомата управления динамическим сдвигом фазы примитивы MMCM для ПЛИС 7‑й серии фирмы Xilinx, (Компоненты и технологии №10'2014)

В статье предложено синтезируемое описание модулей управления динамическим сдвигом фазы в блоках управления тактовой частотой в ПЛИС 7‑й серии фирмы Xilinx. Приведены текстовые описания модулей и осциллограммы натурных испытаний, а также необходимые формулы расчета выполняемого сдвига фазы.

Микросхемы ПЛИС Speedster22i от Achronix: самые быстрые и самые большие. Часть 1, (Компоненты и технологии №9'2014)

По составу участников рынок ПЛИС крайне консервативен. И вот уже более 30 лет его основными игроками остаются компании Xilinx и Altera, все эти годы усиленно конкурирующие между собой. Причем идут они «голова в голову», так что не только основные характеристики микросхем, но и номера версий их инструментального ПО практически сравнялись. Итак, борьба наблюдается нешуточная, что дало повод одному американскому обозревателю следующим образом прокомментировать ситуацию: «По сравнению с битвой гигантов на рынке ПЛИС конкуренция между Intel и AMD напоминает драку мальчиков». Остальные производители не оказывают почти никакого влияния на положение дел, занимая свои узкоспециализированные ниши. Такие условия обеспечивали двум ведущим компаниям комфортную жизнь за счет относительно высокой цены на свою продукцию.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite , (Компоненты и технологии №9'2014)

Продолжение. Начало в № 4`2014
В этой части статьи рассмотрено отображение логического описания аппаратной части проектируемой системы на физические ресурсы кристалла.

SmartFusion2 и IGLOO2 — надежные, экономичные, компактные. Обзор новых семейств ПЛИС корпорации Microsemi , (Компоненты и технологии №8'2014)

В предлагаемой вниманию читателей статье приводится краткий обзор двух новейших семейств ПЛИС корпорации Microsemi: SmartFusion2 и IGLOO2. Эти микросхемы отличаются рекордно низкой потребляемой мощностью, высокой надежностью и большим количеством и разнообразием встроенных функциональных узлов.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite , (Компоненты и технологии №8'2014)

Продолжение. Начало в № 4`20
В пятой части статьи рассмотрены параметры проекта, связанные с трансляцией описания аппаратной части разрабатываемой системы и размещения ее в кристалле.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite, (Компоненты и технологии №7'2014)

Продолжение. Начало в № 4’2014
В данной части статьи рассмотрен синтез аппаратной части проектируемой системы, реализуемой на базе ресурсов программируемой логики PL кристаллов

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite , (Компоненты и технологии №6'2014)

Продолжение. Начало в № 4`2014
В данной части статьи рассматривается создание модуля описания верхнего уровня иерархии проекта разрабатываемой встраиваемой системы и подготовка файла временных и топологических ограничений проекта ее аппаратной части.

Базовый маршрут разработки ПЛИС Altera Cyclone V SOC FPGA с аппаратной процессорной системой ARM Cortex A9 на примере стартового отладочного комплекта SoCrates и референсного дизайна EBV Elektronik.
Часть 2
, (Компоненты и технологии №5'2014)

Первая часть настоящей статьи, в которой рассмотрены возможности пакета системной интеграции Qsys, интегрированной в основной пакет проектирования Altera Quartus‑2, опубликована в предыдущем номере журнала. Вторая часть продолжает рассказ о маршруте разработки на SOC FPGA от Altera и посвящена вопросам создания в ПО Altera SOC EDS (Embedded Development Suite), пакета поддержки платы BSP и генерации загрузчика preloader для последующей выгрузки и исполнения загрузчика U‑boot операционной системы Linux из SDRAM. В статье рассматривается процесс запуска ОС Linux на плате SOCrate и приложений под OC Linux.

Изучение основ цифровой обработки сигналов с помощью учебного лабораторного стенда LESO2.1 , (Компоненты и технологии №5'2014)

Ранее было рассмотрено проектирование умножителя целых положительных чисел, представленных в прямом коде размерностью 4×4, методом правого сдвига и сложения (MAC-блок) и проектирование умножителя целых чисел со знаком, представленных в дополнительном коде. В обоих случаях управляющие автоматы являлись оригинальными и были разработаны с помощью языка VHDL. На базе этого умножителя спроектирован КИХ-фильтр на четыре отвода.

Построение систем с процессором Microblaze на отладочной плате Nexys‑4 в САПР Vivado, (Компоненты и технологии №5'2014)

В статье рассматриваются вопросы создания систем с процессором Microblaze в САПР Vivado с применением нового инструмента IP Integrator. Процесс проектирования для ПЛИС Artix‑7 показан на простейшем проекте, включающем ввод данных с переключателей и обмен по последовательному интерфейсу. Программное обеспечение реализуется в SDK. Приведены результаты проверки работоспособности созданной системы на отладочной плате Nexys‑4.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite, (Компоненты и технологии №5'2014)

Продолжение. Начало в № 4`2014
В этой части статьи рассмотрены следующие этапы проектирования ВМПС:

  • Включение IP-компонентов периферийных устройств, конфигурируемых на базе ресурсов программируемой логики PL, в спецификацию аппаратной платформы MHS
  • Настройка параметров конфигурирования периферийного ядра AXI General Purpose IO
  • Проверка и редактирование шинных соединений экземпляров IP-ядер в формируемой спецификации аппаратной платформы разрабатываемой микропроцессорной системы
  • Определение диапазонов адресного пространства, выделяемых для компонентов спецификации MHS
  • Подготовка описания подключения внешних портов разрабатываемой микропроцессорной системы и компонентов, входящих в ее состав
  • Проверка сформированной спецификации аппаратной платформы проектируемой системы

Управление матричным преобразователем частоты в элементном базисе программируемой логики , (Компоненты и технологии №5'2014)

В статье рассмотрены алгоритмы управления структурными компонентами матричного преобразователя частоты в виде последовательного соединения активного выпрямителя и автономного инвертора на основе ШИМ-регулирования среднетактовых значений пульсирующего напряжения питания. Дается пример программно-аппаратной реализации данных алгоритмов с помощью однокристальной системы управления на базе ПЛИС фирмы Altera.

Базовый маршрут разработки ПЛИС Altera Cyclone V SOC FPGA с аппаратной процессорной системой ARM Cortex-A9 на примере стартового отладочного комплекта SoCrates и референсного дизайна EBV Elektronik.
Часть 1
, (Компоненты и технологии №4'2014)

Цель данной статьи — продемонстрировать специалистам базовый маршрут разработки решения на SOC FPGA от ALTERA при помощи бюджетного отладочного комплекта SoCrates, созданного ведущим официальным дистрибьютором Altera в Европе — компанией EBV Elektronik.
Статья будет интересна всем, кто желает рассмотреть возможности пакета Quartus для системной интеграции — среды Qsys (продолжение SOPC Builder), данные навыки будут полезными при работе с любыми IP-ядрами Altera или третьих фирм.

Обработка радиолокационной информации: ПЛИС или графические процессоры? , (Компоненты и технологии №4'2014)

Хотя графические процессоры общего назначения дают высокую пиковую производительность для операций с плавающей точкой, ПЛИС обладают более привлекательными уровнями производительности для таких операций. Более того, ПЛИС корпорации Altera теперь поддерживают стандарт OpenCL — используемый в графических процессорах.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite, (Компоненты и технологии №4'2014)

Продолжаем цикл статей по вопросам практического использования кристаллов расширяемых процессорных платформ Extensible Processing Platform (EPP) семейства Zynq‑7000 AP SoC, выпускаемых фирмой Xilinx. В предыдущей публикации были представлены основные этапы и средства автоматизированного проектирования встраиваемых микропроцессорных систем, реализуемых на базе указанных кристаллов. В настоящей статье рассматривается поэтапное выполнение процесса разработки встраиваемых систем на основе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC с помощью САПР серии Xilinx ISE Design Suite.

Построение узла синтезатора синхросигналов различной частоты в логическом проекте ПЛИС серии Spartan‑3E фирмы Xilinx , (Компоненты и технологии №3'2014)

В современных цифровых устройствах массово применяются интегральные микросхемы класса «система на кристалле» (СнК). Современные ПЛИС по уровню интеграции и набору встроенных аппаратных ядер позволяют проектировать на их основе системы на программируемом кристалле, содержащие процессорные ядра, блоки памяти, периферийные модули и каналы интерфейсов ввода/вывода. Для синхронизации проектов такой сложности в объеме кристалла необходимо формировать множество тактовых сигналов, обладающих различными параметрами. В статье рассмотрен пример построения узла синтезатора синхросигналов из одной опорной частоты, построенного в базисе примитивов ПЛИС серии Spartan‑3E фирмы Xilinx.

Проектирование КИХ-фильтра на умножителе методом правого сдвига и сложения в базисе ПЛИС , (Компоненты и технологии №3'2014)

Самые быстрые умножители состоят из двумерной матрицы одноразрядных сумматоров и называются матричными умножителями. Наиболее распространены матричные умножители по схемам Бо-Вулли и Пезариса, а также древовидного формата. В отличие от умножителей, использующие метод сдвига и сложения, матричный умножитель представляет собой законченную логическую схему без элементов памяти. Реализовывать такие умножители для операндов большой разрядности в базисе ПЛИС в проектах пользователя возможно, но неэффективно по двум причинам. Во‑первых, прямая реализация потребует чрезвычайно много логических ресурсов и времени, а во‑вторых, структура матричных умножителей уже используется в каком-либо виде в качестве аппаратных умножителей ПЛИС, обеспечивая наивысшее быстродействие.

Средства автоматизированного проектирования и этапы разработки встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC, (Компоненты и технологии №3'2014)

Окончание. Начало в № 2`2014
Для минимизации затрат при разработке встраиваемых микропроцессорных систем, реализуемых на базе кристаллов XC7Z010, XC7Z020 и XC7Z030, можно рекомендовать свободно распространяемые редакции средств автоматизированного проектирования фирмы Xilinx ISE WebPACK и Vivado WebPACK. Эти редакции САПР позволяют выполнить все рассмотренные этапы процесса проектирования, за исключением внутрикристальной аппаратной отладки.

Модель узла управления динамическим 7‑сегментным индикатором с подавлением дребезга контактов кнопок в объеме ПЛИС Xilinx Artix‑7 для отладочной платы Digilent Nexys 4, (Компоненты и технологии №2'2014)

В статье детально описан логический проект ПЛИС Xilinx XC7A100T, установленной на отладочной плате Nexys 4 фирмы Digilent. В состав проекта входят следующие функциональные узлы, описанные в виде синтезируемых моделей на языке Verilog: схема синтеза тактовой частоты, генератор сигнала начальной установки, фильтр подавления дребезга контактов кнопок, реверсивный счетчик с загрузкой и узел управления динамическим семисегментным индикатором. Рассмотренный в статье проект может быть полезен для быстрого освоения отладочной платы Nexys 4, а также изуче‑ ния практических приемов описания синтезируемых моделей цифровых устройств и их реализации в ПЛИС.

Описание архитектуры FPGA семейств UltraScale компании Xilinx , (Компоненты и технологии №2'2014)

В конце 2013 года компания Xilinx, ведущий производитель программируемых логических интегральных схем, объявила об отгрузке заказчику первых образцов FPGA нового семейства Kintex UltraScale, выполненного с соблюдением 20‑нм технологических норм. В ожидании начала серийных поставок нужно проанализировать возможности новых семейств и те изменения в подходах к проектированию, которые могут стать следствием перехода к новой архитектуре.

Средства автоматизированного проектирования и этапы разработки встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC, (Компоненты и технологии №2'2014)

Кристаллы расширяемых процессорных платформ Extensible Processing Platform (EPP) семейства Zynq‑7000 AP SoC, выпускаемые фирмой Xilinx, представляют собой наиболее перспективную и динамично развивающуюся элементную базу для реализации высокоскоростных встраиваемых микропроцессорных систем.

Использование IP Integrator в САПР Vivado для ПЛИС серии 7 и UltraScale , (Компоненты и технологии №12'2013)

В течение последних лет производители ПЛИС уделяют много внимания повышению эффективности инструментов проектирования при работе с FPGA большой логической емкости. Одним из таких инструментов, который предназначен для представления проекта в виде блок-схем, является IP Integrator. Он добавлен в САПР Vivado 2013.3, как и поддерживаемый им блочный дизайн.

Проектирование для ПЛИС Xilinx с применением языков высокого уровня в среде Vivado HLS , (Компоненты и технологии №12'2013)

Увеличение логической емкости FPGA делает актуальным переход к новым системам проектирования, которые были бы способны обеспечить эффективное заполнение современных FPGA с приемлемой трудоемкостью. Языки описания аппаратуры, такие как VHDL и Verilog, недостаточно эффективны для решения этой проблемы при объемах программируемых микросхем в сотни тысяч логических ячеек. В настоящее время ведущий производитель ПЛИС — компания Xilinx — предлагает в составе своей САПР новый инструмент проектирования, основанный на языках высокого уровня, — Vivado HLS. В статье рассматриваются основы работы в этой САПР, а также проводится предварительный анализ областей ее применения в сравнении с другими средствами разработки для ПЛИС Xilinx.

Проектирование схем автоматической регулировки усиления на базе программируемых аналоговых микросхем Anadigm , (Компоненты и технологии №12'2013)

В статье приведены два метода реализации схем автоматической регулировки усиления на базе программируемых аналоговых микросхем Anadigm. Один из методов предусматривает динамическое изменение элементов схемы и их параметров во время работы с помощью внешнего микропроцессора.

Проектирование умножителя методом правого сдвига и сложения с управляющим автоматом в базисе ПЛИС , (Компоненты и технологии №12'2013)

Для проектирования КИХ-фильтров в базисе процессоров цифровой обработки сигналов (ЦОС-процессор) используется общепринятая методика умножения с накоплением с применением так называемых MAC-блоков из-за отсутствия встроенных комбинационных умножителей.

Расширение семейства программируемых систем на кристалле Zynq‑7000 AP SoC, (Компоненты и технологии №12'2013)

В 2013 году фирма Xilinx, увеличивая объемы серийного производства программируемых систем на кристалле семейства Zynq‑7000 (All Programmable System-On-Chip, AP SoC), существенно расширила состав этой серии. Вместо четырех типов кристаллов, анонсированных ранее, в семействе Zynq‑7000 AP SoC будут представлены шесть модификаций расширяемых процессорных платформ (Extensible Processing Platform, EPP). Таким образом, разработчикам предоставляется возможность выбора для реализации проектируемых встраиваемых систем и последующего их серийного производства кристалла с оптимальным сочетанием объемов логических ресурсов, специализированных аппаратных блоков, быстродействия и потребляемой мощности. Изменения произошли и в отдельных характеристиках ранее заявленных типов программируемых систем на кристалле. Поэтому цель публикации — ознакомить специалистов с уточненной информацией о составе семейства расширяемых процессорных платформ Zynq‑7000 AP SoC и их функциональных возможностях. Кроме того, в предлагаемой статье более подробно рассматривается архитектура программируемых систем на кристалле этого семейства.

Решение сложных интерфейсных задач с использованием мостов на микросхемах FPGA сверхнизкой плотности , (Компоненты и технологии №12'2013)

Лишь немногие архитектуры способны обеспечить высочайшую гибкость, которая необходима для масштабирования в условиях стремительно меняющихся требований к вводу/выводу, особенно если нужно получить низкие энергопотребление и себестоимость. Исходя из этого проектировщики реализуют разнообразные интерфейсные мосты, позволяющие передавать данные со сменой протоколов и попутно расширять функциональность систем. Трудность состоит в том, чтобы определить, как наиболее эффективно реализовывать такие новые решения, не выходя за рамки ограничений на потребляемую мощность, размеры и себестоимость системы. В статье рассматриваются потенциальные способы решения таких задач путем реализации высокооптимизированных интерфейсных мостов на базе программируемых пользователем маломощных логических интегральных схем FPGA сверхнизкой плотности (Ultra Low Density, ULD), которые сочетают в себе гибкость программируемой платформы и высокую производительность при низком энергопотреблении.

MicroZed — семейство унифицированных модулей для отладки и реализации встраиваемых микропроцессорных систем, проектируемых на основе платформ фирмы Xilinx серии Zynq‑7000 AP SoC, (Компоненты и технологии №11'2013)

Программируемые системы на кристалле (All Programmable System-on-Chip, AP SoC) семейства Zynq‑7000, серийное производство которых компания Xilinx активно наращивает в настоящее время, получают все более широкое распространение в разнообразных областях применения. Такая тенденция обусловлена, в первую очередь, оптимальным сочетанием функциональных возможностей процессорной системы с архитектурой ARM Cortex-A9 и преимуществ кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array).

Libero SoC — быстрый старт, (Компоненты и технологии №10'2013)

В статье описаны первые шаги в освоении САПР Libero SoC для работы с ПЛИС фирмы Microsemi. Материал предназначен для разработчиков, уже имеющих опыт работы с ПЛИС других производителей.

Конвертирование проектов цифровых устройств, разрабатываемых на основе ПЛИС и полностью программируемых систем на кристалле фирмы Xilinx в среде ISE Design Suite, в формат САПР Vivado Design Suite, (Компоненты и технологии №10'2013)

Окончание. Начало в № 8`2013

В заключительной части статьи рассмотрены установка параметров размещения и трассировки конвертированного проекта разрабатываемого устройства или встраиваемой микропроцессорной системы, корректировка параметров генерации конфигурационной последовательности для конвертированного проекта разрабатываемого устройства или встраиваемой микропроцессорной системы, установка параметров управления IP-ядрами в конвертированном проекте разрабатываемого устройства или встраиваемой микропроцессорной системы, преобразование проектов, созданных в среде пакета ISE Design Suite, в формат САПР Vivado Design Suite в ручном режиме и перенос описаний встраиваемых микропроцессорных систем, разработанных с помощью средств Xilinx Platform Studio (XPS), в среду IP Integrator САПР Vivado Design Suite

Конвертирование проектов цифровых устройств, разрабатываемых на основе ПЛИС и полностью программируемых систем на кристалле фирмы Xilinx в среде ISE Design Suite, в формат САПР Vivado Design Suite, (Компоненты и технологии №9'2013)

Продолжение. Начало в № 8`2013

Во второй части статьи рассмотрено преобразование проектов, разработанных в среде PlanAhead, с использованием функции автоматического импортирования, описаны способы корректировки параметров конвертированного проекта.

Программирование ПЛИС CPLD фирмы Altera в составе смешанной JTAG-цепочки средствами САПР Quartus II с помощью кабеля ByteBlaster II Download Cable, (Компоненты и технологии №9'2013)

Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Altera через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля, аналогичного фирменному кабелю ByteBlaster II, сопрягающему персональный компьютер или рабочую станцию с интерфейсом JTAG через параллельный порт LPT. Описан пример смешанной цепочки кристаллов, в составе которой присутствует конфигурируемая ПЛИС. Подробно продемонстрирован порядок конфигурации ПЛИС средствами САПР Altera Quartus II.

Проектирование систолических КИХ-фильтров в базисе ПЛИС с помощью системы моделирования ModelSim-Altera, (Компоненты и технологии №9'2013)

В статье рассмотрены основные особенности проектирования цифровых фильтров на примере систолического КИХ-фильтра в САПР ПЛИС Quartus II версии 11.1 Web Edition. Начиная с версии 10.0 из САПР Quartus II исключен векторный редактор, а моделирование предлагается вести с помощью различных симуляторов высокоуровневых языков описания аппаратурных средств, например Active-HDL, Riviera-Pro, ModelSim и др. В качестве свободно распространяемого симулятора с ограниченными возможностями пользователю предлагается использовать систему моделирования ModelSim-Altera Free. Применение системы моделирования ModelSim активно обсуждалось не только на страницах журнала «Компоненты и технологии»», но и на форумах разработчиков РЭА на ПЛИС. Отдельного внимания заслуживает открытый проект «Марсоход».

Российские IP-ядра стандарта SpaceWire, (Компоненты и технологии №9'2013)

При огромных современных логических объемах микросхем при‑ менение готовых IP-ядер в проектах является практически единственным вариантом при разработке серьезных систем. Это относится в равной степени как к разработчикам устройств на базе ПЛИС, так и к разработчикам заказных микросхем. Использование IP-ядер позволяет специалистам сосредоточиться на проектировании конечного продукта, не отвлекаясь на разработку и отладку стандартных модулей, для которых существуют готовые решения.

Конвертирование проектов цифровых устройств, разрабатываемых на основе ПЛИС и полностью программируемых систем на кристалле фирмы Xilinx в среде ISE Design Suite, в формат САПР Vivado Design Suite, (Компоненты и технологии №8'2013)

В 2012 году фирма Xilinx выпустила первые версии новых средств автоматизированного проектирования и конфигурирования цифровых устройств и встраиваемых микропроцессорных систем на основе ПЛИС с архитектурой FPGA (Field Programmable Gate Array) и расширяемых вычислительных платформ Extensible Processing Platform (EPP) — Vivado Design Suite. При этом в САПР ISE Design Suite, которая активно развивалась и применялась в качестве основного инструмента разработки устройств на базе кристаллов программируемой логики в последнее десятилетие, прекращается поддержка новых семейств ПЛИС и программируемых систем на кристалле (All Programmable System-on-Chip, AP SoC). По предварительной информации, только серии Artix‑7, Kintex‑7, Virtex‑7 и Zynq‑7000 AP SoC будут одновременно поддерживаться системами проектирования старого и нового поколения. Таким образом, в случае перехода к использованию кристаллов перспективных семейств перед разработчиками встает задача переноса проектов, созданных в среде пакета ISE Design Suite, в САПР Vivado Design Suite.

Программирование ПЛИС фирмы Lattice Semiconductor в составе смешанной JTAG-цепочки средствами пакета LSC ispVM System 18.0 и САПР серии Lattice Diamond при помощи кабеля ispDownload Cable, (Компоненты и технологии №8'2013)

Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Lattice Semiconductor через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля ispDownload Cable, сопрягающего персональный компьютер или рабочую станцию с интерфейсом внутрисхемного программирования через параллельный порт LPT. Описан пример смешанной цепочки кристаллов, в составе которой присутствует конфигурируемая ПЛИС . Подробно продемонстрирован порядок конфигурации ПЛИС в пакете программ LSC ispVM System.

Систолические КИХ-фильтры в базисе ПЛИС, (Компоненты и технологии №8'2013)

Систолический КИ Х-фильтр считается оптимальным решением для параллельных архитектур цифровых фильтров. Реализация систолических КИХ-фильтров на 256 отводов в базисе современных ПЛИС позволяет обеспечить производительность до 500 MSPS (500 отсчетов в секунду) по сравнению с КИХ-фильтрами на базе MAC-блоков ЦОС-процессоров среднего класса производительностью 4 MSPS. Например, функция XtremeDSP Digital Signal Processing, входящая в состав системы Xilinx CORE Generator (генератор параметризированных модулей) для ЦОС-блоков DSP48 ПЛИС серии Virtex‑4 и унифицированных ЦОС-блоков DSP48E1 самых современных ПЛИС серии Virtex‑7 фирмы Xilinх, позволяет аппаратно реализовывать такие фильтры. Мегафункция (ALTMULT_ADD) САПР Quartus II компании Altera, начиная с версий 11, 12 и 13, для работы с ЦОС-блоками серий Cyclone V, Arria V и Stratix V также обеспечивает аппаратную реализацию систолических фильтров.

Использование проектных ограничений формата xdc в САПР Vivado для работы с ПЛИС Xilinx, (Компоненты и технологии №7'2013)

Одним из нововведений САПР Vivado, предназначенной для разработки проектов на базе ПЛИС Xilinx серии 7 и последующих поколений, является переход к формату xdc (Xilinx Design Constraints) для описания проектных ограничений. Этот формат полностью заменил использовавшийся ранее ucf (User Constraints File), следовательно, для полноценной работы с Vivado необходимо освоить xdc. Возможности этого формата, основанного на языке tcl и близкого к промышленному стандарту sdc, обширны, поэтому применение его в практике проектирования может помочь разработчикам получать более качественные и воспроизводимые результаты.

Программирование ПЛИС фирмы Xilinx в составе смешанной JTAG-цепочки средствами САПР Xilinx ISE Design Suite 14.4 при помощи кабеля Parallel Download Cable III, (Компоненты и технологии №7'2013)

Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Xilinx через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля, сопрягающего персональный компьютер или рабочую станцию с интерфейсом JTAG через параллельный порт LPT. Приведена организация порта LPT с позиций сопряжения с интерфейсом JTAG. Описан пример смешанной цепочки кристаллов, в составе которой присутствует конфигурируемая ПЛИС. Подробно рассмотрен порядок конфигурации ПЛИС средствами САПР Xilinx ISE Design Suite.

Расширение функциональных возможностей отладочных средств компании Avnet Electronic Marketing с помощью периферийных модулей фирмы Maxim, (Компоненты и технологии №7'2013)

В статье детально рассматриваются характеристики и архитектура каждого модуля из комплекта периферийных модулей Maxim Integrated’s Analog Essentials Collection, появившемся на рынке в 2012 году, а также даются краткие рекомендации по его использованию. Приведенная информация позволит разработчикам эффективно применять модули расширения в процессе аппаратной отладки, а также использовать готовые технические решения, реализованные в этих модулях, в составе собственных устройств и встраиваемых систем, сокращая тем самым суммарное время их проектирования.

ZedBoard — эффективный инструмент разработки и отладки встраиваемых микропроцессорных систем, проектируемых на основе расширяемых вычислительных платформ фирмы Xilinx семейства Zynq-7000 AP SoC, (Компоненты и технологии №6'2013)

В начале текущего года фирма Xilinx приступила к серийному производству программируемых систем на кристалле All Programmable System-On-Chip (AP SoC) семейства Zynq-7000. Основу архитектуры кристаллов этого семейства составляют аппаратный двухъядерный процессорный блок с архитектурой ARM Cortex-A9 и совокупность ресурсов программируемой логики последнего поколения, взаимодействие которых осуществляется через порты интерфейса AXI. Компания Avnet Electronic Marketing совместно с фирмами Xilinx и Digilent, Inc. выпустила инструментальный комплект Zynq-7000 AP SoC ZedBoard Kit. В статье приводится подробная информация о возможностях и архитектуре инструментального модуля ZedBoard (Zynq Evaluation and Development Board), входящего в состав этого комплекта, которая позволит разработчикам не только эффективно применять его в процессе аппаратной отладки собственных проектов, но и использовать варианты реализации отдельных узлов отладочной платы в создаваемых встраиваемых системах.

Порядок создания библиотечного компонента для элемента конструкции радиоэлектронных изделий на примере радиатора для охлаждения микросхем в САПР Allegro 16 фирмы Cadence, (Компоненты и технологии №6'2013)

Окончание. Начало в № 5`2013
В статье дается пошаговое описание создания библиотечного компонента для стандартного радиатора, включающее в себя также описание контактных площадок нестандартной формы и отверстий в плате для монтажа элемента.

Проектирование параллельных КИХ-фильтров в базисе ПЛИС, (Компоненты и технологии №6'2013)

Перемножители сигналов играют ключевую роль в проектировании высокопроизводительных цифровых фильтров. В статье показаны различные варианты реализации КИ Х-фильтров с использованием перемножителей на мегафункциях ALTMULT_ACCUM, ALTMULT_ADD и ALTMEMMULT САПР Quartus II компании Altera в базисе ПЛИС. Авторы также сосредоточили свое внимание на реализации умножения методом правого сдвига с накоплением, применяемого для разработки масштабирующего аккумулятора.

Использование временных ограничений PERIOD и OFFSET при проектировании цифровых устройств на ПЛИС фирмы Xilinx, (Компоненты и технологии №5'2013)

статье раскрывается физический смысл основных временных ограничений, используемых при проектировании устройств на ПЛИС фирмы Xilinx. На конкретных примерах показан процесс наложения временных ограничений на проект и временной анализ проекта, позволяющий определить запасы по времени установления и времени удержания для каждого синхронного элемента. В одном из примеров приведен проект, в котором использован диспетчер синхронизации ПЛИС (DCM) для управления тактовым сигналом, и временной анализ такого проекта.
Статья рассчитана на специалистов и студентов, знакомых с ПЛИС Xilinx и средой WebPACK ISE. Проекты, рассматриваемые в этой статье, реализованы на ПЛИС XC3S500E семейства Spartan 3Е и собраны в САПР WebPACK ISE 12.4.

КИХ-фильтры на параллельной распределенной арифметике, (Компоненты и технологии №5'2013)

Цель этой статьи — показать, что основой КИХ-фильтра на параллельной распределенной арифметике является параллельный векторный умножитель, реализация которого в базисе ПЛИС позволяет получить максимальный выигрыш по быстродействию.

Порядок создания библиотечного компонента для элемента конструкции радиоэлектронных изделий на примере радиатора для охлаждения микросхем в САПР Allegro 16 фирмы Cadence, (Компоненты и технологии №5'2013)

В статье детально рассмотрен порядок создания библиотечного компонента в САПР Cadence Allegro 16 для конструктивного элемента радиоэлектронной аппаратуры. Описано создание новой рабочей папки, продемонстрирована конфигурация библиотечного проекта. Приведен пример создания контактных площадок сложной формы, рассмотрен процесс описания термобарьера для контактных площадок с отверстиями. Описано создание посадочного места радиатора для охлаждения микросхем. Предложен вариант конфигурации библиотечного компонента радиатора.

Разработка узлов синхронизации цифровых устройств и встраиваемых микропроцессорных систем, реализуемых на базе ПЛИС фирмы Xilinx серии Spartan-6 , (Компоненты и технологии №4'2013)

В состав проектов цифровых устройств и встраиваемых микропроцессорных систем, выполняемых на базе кристаллов программируемой логики фирмы Xilinx семейств FPGA (Field Programmable Gate Array), как правило, входят узлы синхронизации, формирующие совокупность тактовых сигналов с различными значениями частоты и фазового сдвига для согласованного функционирования всех компонентов создаваемых устройств и систем. Для реализации этих узлов в архитектуре ПЛИС серии Spartan-6 предусмотрены специальные аппаратные блоки управления синхронизацией Clock Management Tile (CMT). Применение этих блоков обеспечивает не только возможность формирования тактовых сигналов в широком диапазоне частот, но и устранение временных перекосов, которые могут появляться при распространении сигналов синхронизации внутри кристаллов программируемой логики и на печатных платах проектируемых устройств или встраиваемых микропроцессорных систем.

Самостоятельная реализация недорогого программатора для ПЛИС Xilinx , (Компоненты и технологии №4'2013)

Вопрос «Чем конфигурировать или программировать ПЛИС корпорации Xilinx?» возникал у каждого, кто начинал осваивать любое из семейств ПЛИС этой компании. Вариантов решения этой задачи множество. Как сделать верный выбор?

Моделирование цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, средствами ISIM в САПР ISE Design Suite, (Компоненты и технологии №3'2013)

Окончание. Начало в № 2`2013
В заключительной части статьи рассмотрена работа с встроенными средствами моделирования Xilinx ISIM, технология отладки HDL-описания проектируемого устройства с их помощью помощью, а также моделирование разрабатываемых устройств на аппаратном уровне с применением отладочных плат на базе ПЛИС с архитектурой FPGA.

Моделирование цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, средствами ISIM в САПР ISE Design Suite , (Компоненты и технологии №2'2013)

В процессе эволюционного развития систем проектирования фирмы Xilinx появились собственные встроенные средства моделирования — ISE Simulator, первоначальные версии которых уступали по функциональным возможностям пакету ModelSim XE. В результате дальнейшего постоянного совершенствования этих средств к настоящему времени сформировался полнофункциональный инструмент HDL-моделирования — ISIM. Компания Xilinx предоставляет его в составе обновленной САПР ISE Design Suite.
   В статье рассматриваются основные характеристики и режимы функционирования встроенных средств HDL-моделирования ISIM, а также их практическое использование для верификации разрабатываемых цифровых устройств, реализуемых на базе ПЛИС фирмы Xilinx.

Аппаратные средства разработки и отладки встраиваемых микропроцессорных систем, проектируемых на основе расширяемых вычислительных платформ фирмы Xilinx семейства Zynq-7000 AP SoC , (Компоненты и технологии №1'2013)

Одновременно с началом серийного производства кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array) серий Artix-7, Kintex-7 и Virtex-7 фирма Xilinx выпустила экспериментальные образцы элементов принципиально нового типа, которые первоначально получили название «расширяемые вычислительные платформы» (Extensible Processing Platform, EPP). В дальнейшем для этих компонентов было предложено новое название — «программируемые системы на кристалле» (All Programmable System-on-Chip, AP SoC).

Подходы к организации унифицированного ряда синтезируемых моделей буферов FIFO, реализуемых в различных семействах программируемой логики. Часть 2 , (Компоненты и технологии №1'2013)

В статье рассматривается вопрос построения синтезируемых моделей блоков памяти с организацией FIFO.
В первой части был предложен унифицированный интерфейс для портов записи и считывания данных. Приведены синтезируемые модели синхронных блоков FIFO на основе ресурсов распределенной памяти — табличных преобразователей.
Во второй части рассматриваются синтезируемые модели буферов FIFO на основе регистров общего назначения и ресурсов блочной памяти.

Эффективность разработки конечных автоматов в базисе ПЛИС FPGA , (Компоненты и технологии №1'2013)

Последовательностные схемы с n двоичными переменными состояния, которые имеют двоичные значения, соответствующие определенным логическим сигналам, с конечным числом состояний 2n называются конечными автоматами. Метод кодирования с одним активным, или горячим, состоянием (one hot encoding, ОНЕ) получил такое название потому, что в каждый конкретный момент времени активным (hot) может быть только один триггер состояния. Применение метода ОНЕ на основе ручного метода кодирования для ПЛИС FPGA (программируемые пользователем вентильные матрицы) было предложено Steven K. Knapp из фирмы Xilinx.

Маршрут проектирования ПЛИС Xilinx в САПР Vivado , (Компоненты и технологии №12'2012)

Эта статья открывает цикл публикаций, посвященных новому поколению САПР фирмы Xilinx, ведущего мирового производителя программируемых логических интегральных схем. Постоянный рост объемов ПЛИС уже приводил ранее к принципиальной смене подходов к организации маршрута проектирования: в начале 2000‑х гг. состоялся переход к САПР ISE, основанной на использовании RTL-представлений проектов с помощью языков описания аппаратуры. В настоящее время индустрия столкнулась с очередным барьером — высокой сложностью получения трассировки ПЛИС объемом в сотни тысяч и миллионы логических ячеек в приемлемые сроки и с высоким качеством. Новое поколение САПР Vivado призвано оказать помощь разработчикам в решении этой проблемы.

Новое семейство систем на кристалле SmartFusion2 , (Компоненты и технологии №12'2012)

В первом квартале 2013 года корпорация Microsemi выпускает на рынок новейшее семейство систем на кристалле (СНК) с массивами программируемой логики — SmartFusion2. Оно является логическим продолжением и развитием семейства SmartFusion, выпущенного еще в 2010 году. Эти два поколения СНК объединяет схожий подход к их внутренней системной архитектуре, однако SmartFusion2 — это совершенно новый чип, он создан на основе 65‑нм технологического процесса Flash и новых технологических библиотек.

Подходы к организации унифицированного ряда синтезируемых моделей буферов FIFO, реализуемых в различных семействах программируемой логики. Часть 1 , (Компоненты и технологии №12'2012)

В статье рассматривается вопрос построения синтезируемых моделей блоков памяти с организацией FIFO. Предложен унифицированный интерфейс для портов записи и считывания данных. Приведены синтезируемые модели синхронных блоков FIFO, имеющих различные информационную емкость и внутреннюю организацию и представляющие интерес с позиций взаимозаменяемости и реализуемости в большинстве САПР в базисах технологических элементов различных семейств элементной базы.

Преобразователи кодов на ПЛИС , (Компоненты и технологии №12'2012)

Преобразователем кода называется логическая схема, которая изменяет данные, представленные в одном двоичном виде, в другой вид, также двоичный. Преобразование двоичного кода (ДК) в двоично-десятичный (ДДК) и ДДК в ДК может быть выполнено, во‑первых, на аппаратном уровне с использованием ИС средней степени интеграции, в том числе ИС ПЗУ, или на ПЛИС с применением мегафункций ИС 74хх серии и высокоуровневых языков описания аппаратных средств HDL и, во‑вторых, программным способом на языках программирования микроконтроллеров. Каждый из способов преобразования имеет свои преимущества и недостатки. Цель статьи — рассмотреть азы преобразования на основе различных схемных решений.

Программируемые аналоговые схемы Anadigm. Проекты, примеры применения , (Компоненты и технологии №12'2012)

Использование программируемых аналоговых схем Anadigm (ПАИС) для обработки аналоговых сигналов имеет ряд преимуществ по сравнению с использованием для этих целей цифровых систем. В статье даны описания нескольких проектов и примеров применения ПАИС в электронных устройствах различного назначения.

Проектирование в САПР EDK на базе All Programmable SoC семейства Zynq 7000, (Компоненты и технологии №12'2012)

Одним из наиболее интересных продуктов Xilinx, выпущенных по техпроцессу с нормами 28 нм, является семейство Zynq 7000, которое самим производителем позиционируется как новый класс программируемых микросхем — All Programmable SoC (полностью программируемая система на кристалле). Эти микросхемы в дополнение к программируемым ресурсам, характерным для FPGA, имеют в своем составе аппаратную подсистему на основе двухъядерного процессора ARM Cortex-A с набором периферийных устройств, что существенно расширяет возможности разработчика, однако требует изменения маршрута проектирования. В статье рассмотрен пример проектирования простейшей системы на базе AP SoC Zynq 7000, который демонстрирует основные шаги, необходимые для запуска программного проекта на настроенной пользователем аппаратной платформе.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №12'2012)

Окончание. Начало в № 2`2010
В тридцать пятой части статьи завершается представление шаблонов синтезируемых конструкций, предназначенных для подготовки законченных описаний типовых элементов разрабатываемых устройств.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №11'2012)

Продолжение. Начало в № 2`2010
В тридцать четвертой части статьи автор продолжает знакомить читателей с шаблонами синтезируемых конструкций, которые можно использовать при создании законченных описаний типовых элементов проектируемых устройств.

Реализация интерфейсов видеодисплея на базе ПЛУ MachX02 , (Компоненты и технологии №11'2012)

Компания Lattice Semiconductor разработала и поддерживает целый ряд микросхем, которые обладают интерфейсами дисплея для различных устройств. Теперь интерфейс дисплея предлагается и в семействе программируемых логических устройств (ПЛУ) MachX02. Благодаря поддержке этого интерфейса в устройствах семейства MachX02 проектировщики могут с еще меньшими затратами реализовывать встроенные дисплеи с низким энергопотреблением. В статье описываются преимущества применения ПЛУ MachX02 для этих целей.
Рассматриваемый интерфейс дисплея относится к типу 7:1 LVDS. Мы дадим краткий обзор этого стандарта дисплея и поясним, как можно реализовать его с помощью ключевых аппаратных блоков ПЛУ MachX02. Также будут в деталях рассмотрены примеры его применения.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №10'2012)

Продолжение. Начало в № 2`2010
В тридцать третьей части статьи завершается представление шаблонов записи директив, предназначенных для управления процессами синтеза и реализации разрабатываемого устройства. Здесь же рассмотрены образцы синтезируемых конструкций, которые можно использовать при создании законченных описаний различных элементов проектируемых устройств.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №9'2012)

Продолжение. Начало в № 2`2010
Тридцать вторая часть статьи завершает изучение шаблонов основных базовых конструкций языка VHDL, предназначенных для осуществления моделирования проектируемого устройства. Рассмотрены образцы описаний различных вариантов процессов, запускаемых фронтом сигнала синхронизации, а также шаблоны выражений декларации сигналов, констант, переменных, типов и подтипов. Кроме того, в этой части представлена информация о шаблонах конструкций языка VHDL, используемых в процессе синтеза разрабатываемого устройства. Основное внимание уделено шаблонам записи директив, предназначенных для управления процессами синтеза, отображения логического описания проекта на физические ресурсы ПЛИС (MAP), размещения и трассировки разрабатываемого устройства в кристалле программируемой логики (Place and Route).

Динамическое программирование аналоговых схем Anadigm алгоритмическим методом , (Компоненты и технологии №8'2012)

Продолжение. Начало в № 12`2010

В статье описаны этапы создания конфигурационных данных для динамического программирования аналоговых интегральных схем (ПАИС) Anadigm алгоритмическим методом с использованием отладочного комплекта AN221К04. При помощи Visual C++ и бесплатно распространяемого программного пакета AnadigmDesigner2 возможно создать приложение для персонального компьютера, которое позволит гибко изменять параметры аналоговой схемы, не прерывая ее работы.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №8'2012)

Продолжение. Начало в № 2`2010

В тридцать первой части статьи завершается представление шаблонов VHDL-описаний элементов, основанных на использовании библиотечных примитивов, которые реализуются на базе соответствующих аппаратных ресурсов кристаллов программируемой логики серий Artix-7, Kintex-7, Virtex-7 и расширяемых вычислительных платформ семейства Zynq Embedded Processing Platform (EPP). Рассмотрены образцы описаний различных вариантов конфигурирования входных буферных элементов, представленных в составе блоков ввода/вывода ПЛИС и расширяемых вычислительных платформ перечисленных серий. Кроме того, приведена информация о шаблонах основных базовых конструкций языка VHDL, предназначенных для осуществления моделирования проектируемого устройства.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №7'2012)

Продолжение. Начало в № 2`2010
Тридцатая часть статьи продолжает ознакомление с образцами VHDL-описаний элементов, основанных на использовании библиотечных примитивов, которые реализуются на базе соответствующих аппаратных ресурсов кристаллов программируемой логики серий Artix-7, Kintex-7 и Virtex-7 и расширяемых вычислительных платформ семейства Zynq Embedded Processing Platform (EPP). Основное внимание уделено шаблонам описаний различных вариантов конфигурирования двунаправленных и входных буферных элементов. Здесь же приведена информация о шаблонах описаний входных и выходных элементов оперативной памяти, функционирующих по принципу «первым вошел – первым вышел» (first-in first-out, FIFO), реализуемых на базе соответствующих аппаратных модулей, представленных в составе ПЛИС и расширяемых вычислительных платформ указанных серий.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №6'2012)

Продолжение. Начало в № 2`2010

В двадцать девятой части статьи мы продолжаем изучение образцов VHDL-описаний элементов, основанных на использовании библиотечных примитивов, которые реализуются на базе соответствующих аппаратных ресурсов кристаллов программируемой логики серий Artix-7, Kintex-7 и Virtex-7. Основное внимание уделено шаблонам описаний компонентов, предназначенных для осуществления операций периферийного сканирования и обратного чтения конфигурационных данных в ПЛИС перечисленных семейств. Здесь же рассмотрены образцы описаний элементов входной и выходной задержки, а также входных последовательно-параллельных и выходных параллельно-последовательных преобразователей, представленных в составе кристаллов программируемой логики указанных серий.

Инструментальные средства разработки и отладки цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на основе ПЛИС FPGA фирмы Xilinx серии Kintex-7 , (Компоненты и технологии №5'2012)

Статья знакомит с инструментальными комплектами Avnet Kintex-7 FPGA DSP Kit with High-Speed Analog, Xilinx Kintex-7 Mini Module Plus Kit, Power Module для инструментального комплекта Xilinx Kintex-7 Mini Module Plus Kit. Комплекты предназначены, прежде всего, для разработки и аппаратной отладки высокоскоростных устройств цифровой обработки сигналов (ЦОС), реализуемых на базе кристаллов программируемой логики серии Kintex-7, совместно с аналоговой частью систем ЦОС. Этот комплект можно эффективно применять в процессе проектирования высокопроизводительных систем сбора и обработки данных, тестового и измерительного оборудования, различных функциональных блоков радиолокационных систем, а также проводных и беспроводных телекоммутационных систем, включая устройства обработки и передачи видеоизображения.

Использование JTAG-интерфейса для загрузки ПЛИС , (Компоненты и технологии №5'2012)

В статье в учебных целях описана разработка модели ПЛИС типа ППВМ, схожей по своим функциональным возможностям с ранней ПЛИС XC2064 фирмы Xilinx (64 логических блока (ЛБ), матрица ЛБ размерности 8×8), и показано, как ее можно сконфигурировать с использованием JTAG-интерфейса.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №5'2012)

Продолжение. Начало в № 2`2010

Двадцать восьмая часть статьи представляет образцы VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики серий Artix-7, Kintex-7 и Virtex-7. В этой части приведена информация о шаблонах описания аналого-цифрового модуля XADC и элементов, применяемых в составе систем формирования и распределения сигналов синхронизации ПЛИС перечисленных семейств.

Инструментальные средства разработки и отладки цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на основе ПЛИС FPGA фирмы Xilinx серии Kintex-7 , (Компоненты и технологии №4'2012)

В 2012 году фирма Xilinx приступает к серийному производству кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array) нового поколения. Оно представлено тремя сериями ПЛИС — Artix-7, Kintex-7 и Virtex-7, которые выпускаются по High-K Metal Gate (HKMG) технологии 28 нм. Особенности архитектуры, функциональные возможности ПЛИС и состав этих семейств были подробно рассмотрены ранее в № 12`2010. Полная информация о ресурсах, электрических и временных параметрах и режимах эксплуатации кристаллов перечисленных серий содержится в изданиях, перечисленных в списке литературы в конце статьи.

Использование САПР PlanAhead для разработки цифровых систем на базе ПЛИС Xilinx , (Компоненты и технологии №4'2012)

В связи с переходом к новым нормам технологических процессов и увеличением объема ПЛИС фирма Xilinx обращает внимание разработчиков на повышение актуальности проектирования на уровне модулей и IP-ядер. Для эффективной работы с ПЛИС большого объема предлагается использовать СА ПР PlanAhead, которая в новой версии существенно переработана. В эту СА ПР добавлены возможности, облегчающие ее использование в качестве системы сквозного проектирования на базе ПЛИС Xilinx.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №4'2012)

В двадцать седьмой части статьи завершается изучение шаблонов VHDL-описаний элементов, построенных на основе экземпляров библиотечных примитивов, реализуемых на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-6 LXT, Virtex-6 CXT, Virtex-6 SXT и Virtex-6 HXT. В этой части рассмотрены образцы описаний входного программируемого последовательно-параллельного и выходного параллельно-последовательного преобразователя данных, представленных в составе логических ячеек ввода/вывода ПЛИС серии Virtex-6. Кроме того, здесь же приведена информация о шаблонах описания различных вариантов двухпортовых ОЗУ и запоминающих устройств, функционирующих по принципу «первым вошел – первым вышел» (FIFO), конфигурируемых на базе модулей блочной памяти Block RAM кристаллов перечисленных семейств.

Продолжение. Начало в № 2`2010

ПЛИС типа ППВМ: от 2D к 3D, (Компоненты и технологии №3'2012)

Цель статьи — показать эволюционные изменения, которые происходят в трассировочных ресурсах при переходе от 2D к 3D ПЛИС, и какой выигрыш от этого может быть получен. Схемотехнические решения в трассировочных ресурсах и алгоритмы программирования электрических соединений являются важнейшими ноу-хау разработчиков индустриальных ПЛИС.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite, (Компоненты и технологии №3'2012)

Продолжение. Начало в № 2`2010.

В 26‑й части статьи мы продолжаем знакомиться с образцами VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, реализуемых на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-6 LXT, Virtex-6 CXT, Virtex-6 SXT и Virtex-6 HXT. В этой части представлены шаблоны описаний компонентов, предназначенных для формирования и распределения тактовых сигналов, а также для осуществления операций периферийного сканирования и обратного чтения конфигурационных данных в ПЛИС серии Virtex-6. Кроме того, здесь же рассмотрены образцы описаний функциональных моделей конфигурационных интерфейсов и элементов входной и выходной задержки, используемых в кристаллах перечисленных семейств.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 25. , (Компоненты и технологии №2'2012)

Продолжение. Начало в № 2`2010

В двадцать пятой части статьи завершается представление шаблонов VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, реализуемых на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT, Virtex-5 TXT и Virtex-5 FXT. В этой части рассмотрены образцы описаний элементов FIFO-памяти, конфигурируемых на базе модулей блочной памяти Block RAM, и модуля системного мониторинга ПЛИС серии Virtex-5. Кроме того, здесь приведена информация о шаблонах описаний секций цифровой обработки сигналов и комбинированных модулей управления синхронизацией, которые входят в состав архитектуры кристаллов программируемой логики семейств Virtex-6 LXT, Virtex-6 CXT, Virtex-6 SXT и Virtex-6 HXT.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 24, (Компоненты и технологии №1'2012)

Двадцать четвертая часть статьи продолжает ознакомление с шаблонами VHDL-описаний элементов, основанными на использовании экземпляров библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT, Virtex-5 TXT и Virtex-5 FXT. Основное внимание в этой части уделено образцам описаний элементов, применяемых для организации обратного чтения конфигурационных данных, входного триггера с удвоенной скоростью передачи данных и двумя входами синхронизации, а также различных вариантов конфигурирования модулей блочной памяти Block RAM, представленных в составе архитектуры ПЛИС серии Virtex-5. Кроме того, здесь же рассмотрены шаблоны описаний входных преобразователей последовательного кода в параллельный и элементов программируемой входной и выходной задержки.

Анализ и исправление наиболее часто возникающих ошибок при проектировании с помощью САПР AnadigmDesigner2, (Компоненты и технологии №12'2011)

Для конфигурирования программируемых аналоговых схем Anadigm применяется система автоматизированного проектирования AnadigmDesigner2. В статье даны рекомендации для исправления наиболее часто возникающих ошибок на этапе проектирования с использованием САПР AnadigmDesigner2.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 9, (Компоненты и технологии №12'2011)

В заключительной части статьи представлен обзор модулей расширения мезонинного типа, выполняющих операции высокоскоростного аналого-цифрового и цифро-аналогового преобразования сигналов, различных производителей. Приводится краткая информация о модулях АЦП и ЦАП, выпускаемых компаниями Curtiss-Wright Controls Embedded Computing и HiTech Global, LLC, которые соответствуют спецификации стандарта FMC (FPGA Mezzanine Card, ANSI/VITA 57.1). Эти модули позволяют адаптировать рассмотренные ранее отладочные платы на основе кристаллов программируемой логики фирмы Xilinx серий Virtex-6 и Spartan-6 для решения задач цифровой обработки сигналов (ЦОС).

Организация образовательного процесса в области проектирования цифровых устройств с использованием плат начального уровня на базе FPGA Spartan-6 фирмы Xilinx, (Компоненты и технологии №12'2011)

В статье обсуждаются вопросы подготовки специалистов в области проектирования цифровых систем, а также некоторые возможности университетской программы фирмы Xilinx. Рассматриваются отладочные платы начального уровня на базе FPGA Spartan-6, пригодные для организации обучения проектированию цифровых устройств.

Оценочные и отладочные комплекты компании LDM-SYSTEMS на базе ПЛИС Xilinx, (Компоненты и технологии №12'2011)

Какие новые средства разработки и отладки может предложить компания LDM-SYSTEMS? Какие наработки были сделаны и как расширился ассортимент выпускаемой продукции? В статье даны ответы на эти вопросы.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite.
Часть 23
, (Компоненты и технологии №12'2011)

В двадцать третьей части статьи завершается изучение шаблонов VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые реализуются на базе соответствующих аппаратных ресурсов ПЛИС серии Virtex-4. В этой части рассмотрены образцы описаний запоминающих устройств FIFO, конфигурируемых на основе модулей блочной памяти Block RAM кристаллов программируемой логики семейств Virtex-4 LX, Virtex-4 SX и Virtex-4 FX [34–43]. Здесь же приведена информация о шаблонах описаний компонентов, предназначенных для применения в составе проектов, реализуемых на базе ПЛИС серии Virtex-5.

Разработка модели ПЛИС типа ППВМ с одноуровневой структурой межсоединений в системе визуально-имитационного моделирования MATLAB/Simulink, (Компоненты и технологии №12'2011)

Реализация CORDIC-алгоритма на ПЛИС, (Компоненты и технологии №12'2011)

Технические аспекты построения управляющих автоматов при проектировании цифровых устройств на основе современных ПЛИС, (Компоненты и технологии №12'2011)

Проектирование цифровой аппаратуры в большинстве случаев не обходится без разработки специализированных управляющих автоматов. Теорией автоматов описан ряд базовых моделей функциональных узлов рассматриваемого типа. Статья посвящена проблематике построения управляющих автоматов, входящих в состав устройств, реализуемых на современных ПЛИС. Рассмотрены преимущества и недостатки использования различных моделей автоматов. Приведена конвейеризированная структурная схема управляющего автомата, подходящая для решения широкого спектра технических задач, возникающих при разработке цифровых устройств на современной элементной базе.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 8, (Компоненты и технологии №11'2011)

Восьмая часть статьи представляет дополнительную информацию о функциональных возможностях, характеристиках и архитектуре остальных многоканальных модулей расширения мезонинного типа, выполняющих функции аналого-цифрового преобразования сигналов, выпускаемых компанией 4DSP. Кроме модулей расширения, содержащих АЦП и ЦАП, которые отличаются сочетанием высокого разрешения и повышенной скорости преобразования сигналов (они были рассмотрены во второй и третьей частях статьи), компания 4DSP производит еще несколько типов модулей аналого-цифрового преобразования с меньшей разрядностью или производительностью. Эти модули также можно использовать совместно с отладочными платами на основе кристаллов программируемой логики фирмы Xilinx серий Virtex-6 и Spartan-6 для реализации устройств цифровой обработки сигналов, не требующих одновременного достижения предельных значений частоты дискретизации и максимального разрешения при выполнении операций аналого-цифрового преобразования.

Рекомендации по проектированию печатной платы для динамически программированных аналоговых микросхем Anadigm, (Компоненты и технологии №11'2011)

В статье даны рекомендации по предотвращению наиболее распространенных ошибок при проектировании печатных плат для всех смешанных аналого-цифровых систем и особенно для динамически программируемых аналоговых интегральных микросхем Anadigm. Наши советы помогут разработчикам уменьшить шумы и повысить эффективность обработки аналоговых сигналов.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 7, (Компоненты и технологии №10'2011)

В седьмой части статьи рассмотрены функциональные возможности инструментального комплекта общего назначения Xilinx Spartan-6 FPGA LX75T Development Kit, который легко адаптируется для разработки и последующей аппаратной отладки устройств цифровой обработки сигналов. Основное внимание уделено характеристикам и особенностям архитектуры отладочного модуля Xilinx Spartan-6 FPGA LX75T Development Board.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 6, (Компоненты и технологии №9'2011)

В шестой части статьи представлена информация об инструментальном комплекте общего назначения Xilinx Spartan-6 LX16 Evaluation Kit, который выпускает компания Avnet. Его совместно с модулями расширения АЦП и ЦАП можно применять для реализации устройств цифровой обработки сигналов. Рассмотрены функциональные возможности и архитектура отладочного модуля Xilinx Spartan-6 LX16 Evaluation Board.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 5, (Компоненты и технологии №8'2011)

Кроме специализированных отладочных средств, представленных в предыдущих частях статьи, компания Avnet предлагает инструментальные комплекты на основе кристаллов программируемой логики фирмы Xilinx серий Spartan-6 и Virtex-6. Они предназначены для разнообразных областей применения, в том числе и для реализации устройств цифровой обработки сигналов. Отладочные платы, входящие в состав этих комплектов, обладают не столь внушительными функциональными возможностями, как специализированные модули, рассмотренные ранее, но отличаются существенно меньшей стоимостью. При этом наличие разъемов расширения мезонинного типа, соответствующего спецификации стандарта FMC, позволяет легко адаптировать эти инструментальные модули общего назначения для решения задач аппаратной отладки устройств ЦОС.

Пятая часть статьи знакомит с функциональными возможностями инструментального комплекта общего назначения Xilinx Virtex-6 LX130T Evaluation Kit, который можно эффективно применять совместно с модулями АЦП и ЦАП для разработки и последующей отладки устройств цифровой обработки сигналов.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 4, (Компоненты и технологии №7'2011)

В четвертой части статьи рассматриваются функциональные возможности специализированного инструментального комплекта Spartan-6/OMAP Co-Processing Development Kit, выпускаемого компанией Avnet.

Оценочные и отладочные комплекты компании LDM-Systems на базе ПЛИС Altera, (Компоненты и технологии №7'2011)

Стартовые наборы представлены рядом недорогих устройств на основе различных семейств ПЛИС фирмы Altera, предназначенных для разработки систем цифровой обработки сигналов. Какими особенностями и преимуществами они обладают?

Анализ эффективности преобразования, оценка тепловых режимов и компоновки систем питания высокой степени интеграции мощностью 60–72 Вт для ПЛИС, (Компоненты и технологии №6'2011)

Универсальные и хорошо конфигурируемые микросхемы — ПЛИС — интересное техническое решение для разработчиков. Однако процессы, которые управляют внутренней работой ПЛИС и внешними протоколами передачи данных, требуют хорошей, серьезной подготовки и тестирования опытного образца, моделирования разрабатываемого изделия с помощью специального программного обеспечения. Необходимы также анализ и оценка параметров получившегося изделия. Как результат, поставщики ПЛИС должны обеспечивать надежную техническую поддержку в виде тестовых устройств и специального программного обеспечения, чтобы таким образом помочь разработчику конечного изделия избежать проблем при разработке цифровой части устройства.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 3, (Компоненты и технологии №6'2011)

Продолжение. Начало в № 4`2011

В третьей части статьи рассказано о функциональных возможностях модулей расширения, выполняющих функции аналого-цифрового и цифро-аналогового преобразования сигналов, которые выпускаются компанией 4DSP и могут применяться совместно с инструментальным комплектом Xilinx Virtex-6 DSP Development Kit, рассмотренным в предыдущей части.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 2, (Компоненты и технологии №5'2011)

Во второй части статьи приведена информация о функциональных возможностях инструментального комплекта Xilinx Virtex-6 DSP Development Kit и комбинированных модулях расширения, выполняющих функции аналого-цифрового и цифро-аналогового преобразования сигналов, которые могут эффективно использоваться совместно с этим комплектом.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6, (Компоненты и технологии №4'2011)

Развивая технологию производства нового поколения кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array), предварительная информация о которых была представлена в [1], фирма Xilinx одновременно наращивает объемы промышленного выпуска ПЛИС серий Virtex-6 и Spartan-6. Функциональные возможности и особенности архитектуры кристаллов этих семейств, рассмотренные в [2, 3, 4], позволяют в настоящее время в полной мере удовлетворить требования к элементной базе, предъявляемые разработчиками цифровых устройств и встраиваемых микропроцессорных систем различного назначения. В частности, ПЛИС указанных серий могут эффективно применяться для реализации высокопроизводительных устройств цифровой обработки сигналов (ЦоС).

ПЛИС в ПЛИС, или Как спроектировать самому , (Компоненты и технологии №4'2011)

Одноуровневая структура межсоединений программируемых логических интегральных схем типа ППВМ (программируемые пользователем вентильные матрицы) широко используется не только в коммерческих ПЛИС фирм Xilinx, Alcatel-Lucent, VANTIS [1–7], но и при разработке академических ПЛИС с архитектурой Island-style [4–7] (например, 3D [2]) и комбинированных, где в качестве массива конфигурационной памяти используются блоки памяти на нанотрубках [3]. Многоуровневая структура межсоединений используется в ПЛИС Stratix, Cyclon и др. фирмы Altera [1, 8]. В работе [9] более подробно рассматривалась гомогенная (без использования встроенных перемножителей, блоков оЗУ и др.) ПЛИС с одноуровневой структурой межсоединений. Основные функциональные блоки (рис. 1б): логический блок (лБ), соединительные блоки C1 и C2, коммутатор-маршрутизатор (S-блок или «свич-бокс») [9, 10]. Для ПЛИС типа ППВМ различных фирм характерно использование маршрутизаторов в трассировочных каналах. Быстродействие ПЛИС во многом определяется именно тем, насколько тщательно и аккуратно спроектирована структура межсоединений [6, 7].

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 15, (Компоненты и технологии №4'2011)

В пятнадцатой части статьи продолжается изучение образцов VHDL-описаний элементов, выполненных на основе библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-3A и Spartan-3AN.

Расширяемая процессорная платформа семейства Zynq-7000, (Компоненты и технологии №4'2011)

В марте 2011 года состоялся выход версии САПР ISE 13.1 фирмы Xilinx, мирового лидера в производстве ПЛИС с архитектурой FPGA. В серии анонсов новых продуктов, в частности, была опубликована информация о ПЛИС семейства Zynq-7000, открывающих новый класс микросхем Xilinx — FPGA с аппаратными ядрами процессора ARM. Заявленные характеристики этих микросхем и сочетание ресурсов требуют переосмысления подходов к проектированию процессорных систем на базе ПЛИС.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 14, (Компоненты и технологии №3'2011)

Четырнадцатая часть статьи завершает ознакомление с шаблонами VHDL описаний элементов, выполненных на основе библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейства Spartan-3. В этой части рассмотрены образцы описаний сдвиговых регистров, конфигурируемых на основе таблиц преобразования LUT (Look-Up Table) в ПЛИС указанного семейства. Кроме того, здесь же приведена информация о шаблонах описания компонентов, основанных на применении библиотечных примитивов, реализуемых в кристаллах про граммируемой логики семейств Spartan-3A и Spartan-3AN.

Настройка аналогового блока ПЛИС SmartFusion, (Компоненты и технологии №2'2011)

В предыдущей статье [1] мы рассмотрели структуру, возможности конфигурации и процесс разработки нового семейства ПЛИС SmartFusion от Actel. Для наглядной демонстрации процедуры настройки и более подробного освещения возможностей использования аппаратных блоков ПЛИС было решено опубликовать серию подробных и развернутых статей. Статья этого номера раскроет разработчикам нюансы работы и настройки аналогового блока ПЛИС SmartFusion.

ПЛИС типа ППВМ с одноуровневой структурой межсоединений, (Компоненты и технологии №2'2011)

На страницах журнала «Компоненты и технологии» большое внимание уделено программируемым логическим интегральным схемам (ПЛИС) ведущих зарубежных фирм, таких как Xilinx, Altera, Actel, Atmel и др. Развитие ПЛИС идет по трем направлениям: совершенствование структуры логических блоков (ЛБ), структуры межсоединений (трассировочных ресурсов) и переход на схемы новых технологических поколений.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 13, (Компоненты и технологии №2'2011)

В тринадцатой части статьи продолжается изучение шаблонов VHDL-описаний элементов, которые выполнены на основе библиотечных примитивов, предназначенных для непосредственной реализации на базе соответствующих аппаратных ресурсов ПЛИС семейства Spartan-3 [1, 19, 20]. Рассмотрены образцы описания функциональных генераторов с различным количеством входов, реализуемых на базе таблиц преобразования LUT (Look-Up Table), которые представлены в составе секций Slice конфигурируемых логических блоков CLB кристаллов указанного семейства. Кроме того, в этой части приведена подробная информация о шаблонах описания мультиплексоров, предназначенных для коммутации выходов таблиц преобразования LUT в секциях и конфигурируемых логических блоках ПЛИС семейства Spartan-3.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 12, (Компоненты и технологии №1'2011)

Двенадцатая часть статьи знакомит с образцами VHDL-описаний постоянных запоминающих устройств, реализуемых на основе ресурсов распределенной памяти кристаллов программируемой логики семейства Spartan-3. Здесь же приведена информация о шаблонах описания триггеров с динамическим и потенциальным управлением. Кроме того, рассмотрены образцы описаний элементов, реализуемых на базе логики ускоренного переноса ПЛИС указанного семейства.

Synopsys Design Constraint — язык задания временных ограничений на примере Altera TimeQuest. Часть 4, (Компоненты и технологии №12'2010)

В предыдущих частях статьи мы рассмотрели все аспекты задания временных ограничений для проектов: задание частот, их соотношений, портов ввода/вывода. Но информация о временных ограничениях будет не полной без рассмотрения так называемых исключений временных ограничений.

Динамическое программирование аналоговых схем Anadigm управляющим методом, (Компоненты и технологии №12'2010)

В статье описаны этапы создания конфигурационных данных для динамического программирования аналоговых интегральных схем (ПАИС) Anadigm управляющим методом. Метод основан на использовании предварительно откомпилированных конфигураций с заранее известными параметрами.

Инструменты автоматизации процессов моделирования и конфигурирования ПЛИС в САПР ISE, (Компоненты и технологии №12'2010)

Рост логических объемов современных FPGA влечет за собой необходимость более эффективной организации труда разработчиков. Это касается, например, моделирования и верификации проектов путем запуска комплексных тестов, получающих данные от сторонних программ и имеющих встроенные средства контроля правильности своего исполнения. Кроме того, возрастание сложности инструментов проектирования влечет за собой необходимость проверки различных вариантов их настройки для получения наилучших характеристик проекта. В статье рассматриваются подходы к разработке моделей, использующих тестовые последовательности, задаваемые в отдельных файлах, и возможности языка Tcl для создания текстовых сценариев, автоматизирующих запуск отдельных процессов САПР ISE с различными настройками для получения оптимальной конфигурации. Сочетание этих приемов проектирования позволяет в конечном итоге добиться большой степени автоматизации работы с САПР ISE.

Как спроектировать источник питания для FPGA за несколько минут, (Компоненты и технологии №12'2010)

Статья посвящена новой системе проектирования WEBENCH FPGA Power Architect, которую компания National Semiconductor предлагает в помощь разработчикам источников питания для программируемых логических интегральных схем FPGA. Приведен пример проектирования источника питания для FPGA фирмы Altera.

Новые возможности САПР Xilinx версии 12.3, (Компоненты и технологии №12'2010)

Анонс FPGA серии 7, состоявшийся в 2010 году, вызвал большой интерес среди российских разработчиков цифровых систем. С учетом того, что в настоящее время известны только предварительные сроки начала выпуска серийных изделий этого типа, необходимо определить перспективы деятельности на 2011 год и спланировать порядок перехода на новые семейства. В статье рассматриваются особенности САПР ISE версии 12.3, которая не предоставляет возможности разработки с использованием FPGA серии 7, однако открывает доступ к ряду алгоритмов и инструментов разработки, актуальных как для существующих ПЛИС, так и для семейств, планируемых к выпуску.

Особенности архитектуры нового поколения ПЛИС с архитектурой FPGA фирмы Xilinx, (Компоненты и технологии №12'2010)

В текущем году фирма Xilinx приступила к серийному выпуску последних семейств ПЛИС, относящихся к сериям Virtex-6 и Spartan-6, информация о которых была представлена в [1–3]. Вместе с тем, подтверждая статус ведущего производителя кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array), фирма Xilinx сообщила о разработке нового поколения ПЛИС, производство которых должно начаться в следующем, 2011 году. Цель этой статьи — ознакомление разработчиков с наиболее существенными особенностями, основными характеристиками и составом новых серий ПЛИС.

Программно-аппаратный модуль для разработки проектов на ПЛИС, (Компоненты и технологии №12'2010)

Компания Altium дополнила свое семейство макетных плат NanoBoard новой платой, обеспечивающей быструю разработку прототипов электронных устройств на базе Field-Programmable Gate Array (FPGA). Новая плата NanoBoard 3000 является программируемой средой разработки. Помимо аппаратных и программных средств, к плате относятся программные продукты (Intellectual Property, IP), не требующие приобретения отдельной лицензии, и специальная лицензия Soft Design на модуль программного проектирования Altium Designer. Таким образом, пользователь получает все необходимое для быстрой разработки прототипа на FPGA. Отпадает необходимость поиска в Интернете драйверов, периферийных функций и другого программного обеспечения, а также не нужно выполнять кропотливую работу по добавлению этих элементов к функционирующей конструкции.

Процесс разработки и отладки проекта под семейство ПЛИС SmartFusion, (Компоненты и технологии №12'2010)

В начале 2010 года корпорация Actel выпустила на рынок новое и единственное в своем роде семейство ПЛИС SmartFusion, которое стало логическим продолжением и дополнением предыдущего семейства ПЛИС Fusion c интегрированной аналого-цифровой частью.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 11, (Компоненты и технологии №12'2010)

В одиннадцатой части статьи завершается изучение шаблонов VHDL-описаний 2-портовых ОЗУ, реализуемых на основе ресурсов блочной памяти Block RAM кристаллов программируемой логики семейства Spartan-3. Рассмотрены также образцы описания различных вариантов конфигурирования модуля блочной памяти ПЛИС указанного семейства в виде элемента 1-портового ОЗУ. Здесь же приведена подробная информация о шаблонах описаний элементов распределенной оперативной памяти.

Расширяемая вычислительная платформа Pele — новая архитектура компании Xilinx, (Компоненты и технологии №12'2010)

Совершенствование программируемых логических интегральных схем (ПЛИС) позволило достичь невероятного уровня производительности, гибкости и масштабируемости встраиваемых систем, что дало возможность компании Xilinx приступить к созданию новой архитектуры расширяемой вычислительной платформы с кодовым названием Pele (Extensible Processing Platform, или EPP Pele). В ее основе — совмещение в одном кристалле двухъядерного процессора ARM Cortex-A9 и перспективных ПЛИС Xilinx 7-го поколения, выполненных по технологическому процессу 28 нм. Архитектура EPP Pele открывает широкие возможности для создания электронных изделий с оптимальным соотношением аппаратных и программных средств, необходимых для реализации заданных функций, и при минимальном энергопотреблении и стоимости.

Системы на кристалле компании Maxim для счетчиков электроэнергии и систем мониторинга, (Компоненты и технологии №12'2010)

Цель этой статьи — познакомить читателя с функциональными особенностями архитектуры интегральных микросхем (ИС), предназначенных для построения интеллектуальных счетчиков электроэнергии и систем ее мониторинга, а также с новыми возможностями изделий для счетчиков электроэнергии 4-го поколения (71M654x).

Synopsys Design Constraint — язык задания временных ограничений на примере Altera TimeQuest. Часть 3, (Компоненты и технологии №11'2010)

В предыдущих частях статьи мы рассмотрели основы временного анализа и научились задавать временные ограничения тактовых частот различных проектов. Но рассмотренные примеры не содержали задание временных ограничений для интерфейсов ввода/вывода, что представляет собой наибольшие сложности при разработке sdc-файла.

Однокристальная система управления матричным преобразователем частоты на основе ПЛИС CYCLONE III, (Компоненты и технологии №11'2010)

Управление матричным преобразователем частоты (МПЧ) предполагает одновременное выполнение нескольких функций, связанных с широтной модуляцией (ШИМ) отпирающих импульсов и распределением последних по управляющим входам силовых транзисторов. Традиционная аппаратнопрограммная реализация этих функций основывается на применении, соответственно, сигнального микропроцессора (DSP) и программируемых логических интегральных схем (ПЛИС).

Программируемая коммутация в ПЛИС: взгляд изнутри, (Компоненты и технологии №11'2010)

В настоящее время зарубежными фирмами создано большое количество архитектур ПЛИС, имеющих различные наименования, структуры и особенности. С переходом на новые технологические поколения и архитектуры ПЛИС появляются все более новые структуры трассировочных каналов, определяющие быстродействие ПЛИС.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 10, (Компоненты и технологии №11'2010)

Десятая часть статьи продолжает обзор шаблонов VHDL-описаний двухпортовых ОЗУ, выполняемых на основе ресурсов блочной памяти Block RAM кристаллов программируемой логики семейства Spartan-3. В этой части рассматриваются образцы описаний элементов оперативной памяти, в которых два порта предоставляют возможность одновременной работы с различной разрядностью слов данных.

Synopsys Design Constraint — язык задания временных ограничений на примере Altera TimeQuest. Часть 2, (Компоненты и технологии №10'2010)

В предыдущей части мы рассмотрели основы временного анализа с помощью TimeQuest на примере простого проекта, состоящего из одного счетчика. В том проекте был всего один домен тактовой частоты. Но большинство проектов содержат большее количество доменов тактовых частот, с различными механизмами взаимодействия между ними. В этой части мы рассмотрим типовые проекты с несколькими тактовыми доменами и покажем, как правильно задать временные ограничения для таких проектов. Как вы увидите, это ненамного сложнее, чем для одночастотного проекта, рассмотренного нами ранее.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР  ISE Design Suite. Часть 9, (Компоненты и технологии №10'2010)

В девятой части статьи приводится подробная информация о шаблонах VHDL-описаний элементов двухпортовых оперативных запоминающих устройств, реализуемых на основе ресурсов блочной памяти Block RAM кристаллов программируемой логики семейства Spartan-3. Все рассматриваемые шаблоны являются образцами применения соответствующих примитивов, предоставляемых библиотекой UNISIM.

Synopsys Design Constraint — язык задания временных ограничений на примере Altera TimeQuest. Часть 1, (Компоненты и технологии №9'2010)

Разработка устройств на базе ПЛИС — всегда борьба двух противоположных сторон: функциональности, заложенной разработчиком, и возможностей ПЛИС по ресурсу/производительности. Мерой оценки готовности устройства является его работоспособность во всем диапазоне условий, определенных техническим заданием на разработку.

О документировании проектов для ПЛИС, (Компоненты и технологии №9'2010)

В статье дана попытка определить состав сопроводительной документации на разработанные цифровые модули для программируемых логических интегральных микросхем (ПЛИС). Эту сопроводительную документацию должны предоставить разработчики потребителю/заказчику для успешного дальнейшего использования разработанного цифрового модуля в своих проектах на этапе проектирования цифровых устройств на ПЛИС.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 8, (Компоненты и технологии №9'2010)

В восьмой части статьи продолжается изучение шаблонов VHDL-описаний компонентов, выполненных на основе библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики с архитектурой FPGA семейства Spartan-3 [1, 6]. Рассматриваются образцы описаний компонентов, применяемых для осуществления операций периферийного сканирования и обратного считывания данных, входных, выходных и двунаправленных буферных элементов, а также входных и выходных триггеров, поддерживающих режим удвоенной скорости записи и чтения информации.

Анализ предварительных характеристик FPGA «серии 7» фирмы Xilinx , (Компоненты и технологии №8'2010)

В июне 2010 года фирма Xilinx опубликовала предварительные характеристики FPGA 7-й серии, выполненных по технологическим нормам 28 нм. Как обычно, переход к новой технологии в мире ПЛИС сопровождается увеличением логической емкости, однако в приведенном анонсе объявлено о пересмотре линейки продуктов FPGA: в новом поколении предусмотрены три новых семейства — Virtex-7, Kintex-7 и Artix-7. Выпуск инженерных образцов запланирован на I квартал 2011 года, поэтому в настоящий момент можно провести только предварительный анализ представленных семейств.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 7, (Компоненты и технологии №8'2010)

Седьмая часть статьи завершает ознакомление с шаблонами VHDL-описаний компонентов, основанных на использовании библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов ПЛИС семейств CPLD [1]. Здесь рассматриваются образцы описаний основных вариантов конфигурации триггеров с динамическим и потенциальным управлением (защелок), которые представлены в составе макроячеек кристаллов программируемой логики с архитектурой CPLD. Кроме того, в этой же части приводится информация о шаблонах описания компонентов, реализуемых на основе специализированных ресурсов ПЛИС семейства Spartan-3 [1, 6]. В том числе представлены образцы VHDL-описаний аппаратных умножителей и элементов, предназначенных для коммутации и формирования тактовых сигналов в кристаллах программируемой логики с архитектурой FPGA указанного семейства.

Семейство микромощных ПЛИС IGLOO, (Компоненты и технологии №8'2010)

Однажды Фрэнсис Бэкон заметил: «Тот, кто не хочет прибегать к новым средствам, должен ожидать новых бед». Не так давно корпорация Actel начала поставки нового семейства программируемой логики IGLOO. О тличительной чертой этого семейства является рекордно низкое потребление мощности. В статье речь пойдет о характеристиках семейства IGLOO и сфере его применения.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 6, (Компоненты и технологии №7'2010)

В шестой части статьи представлены шаблоны описаний элементов оперативной памяти с различной организацией выборки данных, реализуемых на базе ресурсов блочной памяти Block RAM кристаллов программируемой логики с архитектурой FPGA [1] семейств Virtex-6 LXT, Virtex-6 CXT, Virtex-6 SXT и Virtex-6 HXT [11, 13]. Кроме того, здесь же приводится информация о шаблонах описания компонентов, выполненных на основе библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов ПЛИС семейств CPLD.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 5, (Компоненты и технологии №6'2010)

Пятая часть статьи завершает ознакомление с образцами применения библиотечных макросов, представленных в папке Device Macro Instantiation, которые предназначены для описания компонентов разрабатываемых устройств, реализуемых на базе ресурсов блочной памяти Block RAM кристаллов программируемой логики с архитектурой FPGA [1] семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT и Virtex-5 FXT [10]. Кроме того, в данной части рассматриваются шаблоны описания элементов, выполняемых на основе аппаратных секций цифровой обработки сигналов DSP48E1 в ПЛИС серии Virtex-6 [11, 13].

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 4, (Компоненты и технологии №5'2010)

Продолжаем ознакомление с образцами использования библиотечных макросов, представленных в папке Device Macro Instantiation, которые предназначены для описания элементов разрабатываемых устройств, реализуемых на базе специализированных аппаратных блоков кристаллов программируемой логики с архитектурой FPGA [1]. В этой, четвертой части статьи приводится информация о шаблонах описания компонентов, применяемых в процессе проектирования устройств на базе ПЛИС семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT и Virtex-5 FXT [10].

Платформы FPGA Virtex-6 CXT и Virtex-6 HXT фирмы Xilinx, (Компоненты и технологии №4'2010)

FPGA семейств Virtex-6 фирмы Xilinx выполнены на базе третьего поколения архитектуры ASMBL (Advanced Silicon Modular Blocks). Эта технология основана на организации FPGA в виде колонок и позволяет быстро выпускать подсемейства (в терминологии Xilinx — платформы) FPGA с различным соотношением основных программируемых ресурсов, комбинируя нужное количество заранее подготовленных колонок. В статье рассматриваются новые платформы: Virtex-6 CXT, предназначенная для построения недорогих цифровых систем с использованием всех функциональных возможностей семейства Virtex-6, и Virtex-6 HXT. Их основное отличие — аппаратные ядра высокоскоростных приемопередатчиков GTH с поддержкой скоростей передачи более 10 Гбит/с. Также в статье анализируется анонс Xilinx по выпуску 28-нм FPGA следующего поколения, который запланирован на IV квартал 2010 года.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 3, (Компоненты и технологии №4'2010)

В третьей части статьи рассматриваются образцы применения библиотечных макросов, предназначенных для описания элементов проектируемых устройств, реализуемых на базе специализированных аппаратных блоков кристаллов программируемой логики с архитектурой FPGA, которые находятся в папке Device Macro Instantiation. Основное внимание уделяется шаблонам описания компонентов, предназначенных для реализации на базе ПЛИС семейств Spartan-6 LX и Spartan-6 LXT.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 2, (Компоненты и технологии №3'2010)

Вторая часть статьи завершает описание шаблонов наиболее часто используемых базовых конструкций языка VHDL, расположенных в папке Common Constructs. В этой части рассматриваются шаблоны функций преобразования типов данных, создания ссылок на требуемые библиотеки и используемые пакеты этих библиотек, основных операторов, выражений декларации интерфейсных портов, предопределенных атрибутов, а также конструкций, предназначенных для определения функций и процедур и их вызова.

Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании микропроцессорных ядер, (Компоненты и технологии №2'2010)

В работе описывается использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании различных вариантов микропроцессорного ядра, управляющий автомат которого заимствован из работы [1], в САПР Quartus II версии 8.1.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 1, (Компоненты и технологии №2'2010)

Языки описания аппаратуры HDL (Hardware Description Language) в настоящее время являются основным средством представления цифровых устройств при их проектировании. В значительной степени это обусловлено широким применением программируемых логических интегральных схем (ПЛИС) в качестве элементной базы для создания цифровых систем, а также постоянным совершенствованием соответствующих инструментов синтеза и средств HDL-моделирования. Кроме того, при реализации больших проектов на базе современных ПЛИС проявляются ограничения схемотехнического метода описания цифровых устройств, которые снимаются при использовании языков высокого уровня VHDL и Verilog. Эти ограничения наиболее заметны при использовании кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array) .

Новое семейство высокопроизводительных ПЛИС с архитектурой FPGA фирмы Xilinx Virtex-6 HXT, (Компоненты и технологии №1'2010)

Продолжая развитие новой серии высокопроизводительных кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array) [1] Virtex-6, фирма Xilinx объявила о скором выпуске следующего семейства ПЛИС — Virtex-6 HXT. Представители данного семейства позиционируются, в первую очередь, в качестве перспективной элементной базы для реализации устройств и систем, применяемых в составе высокоскоростных сетей передачи данных. Наличие в составе кристаллов семейства Virtex-6 HXT последовательных сверхскоростных приемопередатчиков следующего поколения обеспечивает возможность поддержки наиболее часто используемых протоколов мультигигабитных сетей Ethernet.

Анализ характеристик FPGA Xilinx семейств Virtex-6 и Spartan-6, (Компоненты и технологии №12'2009)

С освоением мировой электронной промышленностью выпуска цифровых микросхем с технологическими нормами 45/40 нм вполне естественно было ожидать перехода основных производителей FPGA на эту технологию. Фирма Xilinx анонсировала новые семейства, выполненные с указанными нормами, в феврале 2009 г., и теперь, с началом поставок этих устройств, можно провести сравнительный анализ их характеристик.

Беспроводные решения на основе микроконтроллеров семейства CC430F61xx/CC430F513x от Texas Instruments, (Компоненты и технологии №12'2009)

В качестве одного из первых решений на рынке микроконтроллеров, предназначенных для создания однокристальных беспроводных датчиков/расходомеров, можно считать микросхемы семейства CC430F61xx/CC430F513x от Texas Instruments. Микросхемы представляют собой объединенные на одном кристалле микроконтроллер семейства MSP430 и радиочастотное ядро CC1101.

Диагностика последовательных шин в ПЛИС становится быстрее, (Компоненты и технологии №12'2009)

Субмегабитные последовательные шины встречаются в большинстве конструкций с ПЛИС. Простота изготовления последовательных шин, их низкая цена и связь с привычными конструкторскими решениями делают их идеальными для применения в различных отраслях промышленности.

Использование различных типов памяти при проектировании учебного микропроцессорного ядра для реализации в базисе ПЛИС, (Компоненты и технологии №12'2009)

Предлагается повторно переработать проект микропроцессорного ядра из работ [1, 2] в базисе ПЛИС APEX20KE и Stratix III компании Altera с использованием САПР ПЛИС Quartus II версии 8.1, с целью изучения особенностей использования различных видов памяти. В качестве микропроцессорного ядра применяется автомат с циклом работы в два такта из работы [1].

Конфигурационный протокол динамически программируемых аналоговых схем Anadigm, (Компоненты и технологии №12'2009)

В статье описывается конфигурационный протокол для программируемых аналоговых схем Anadigm 2-го поколения. Приводится схема подключения для динамического конфигурирования ПАИС и пример загрузки реконфигурационных данных.

Несколько советов по проектированию цифровых устройств на VHDL для ПЛИС, (Компоненты и технологии №12'2009)

В статье даются рекомендации, правила и руководства по созданию описания цифровых устройств на VHDL (Very high speed integrated circuits Hardware Description Language) для программируемых логических интегральных схем (ПЛИС).

Разработка устройств питания для ПЛИС фирмы Xilinx на основе интегральных стабилизаторов напряжения, выпускаемых компанией National Semiconductor. Часть III, (Компоненты и технологии №12'2009)

В третьей части статьи представлена информация о рекомендуемых микросхемах компании National Semiconductor для применения в составе узлов питания кристаллов программируемой логики фирмы Xilinx семейств Virtex-4 LX, Virtex-4 SX, Virtex-4 FX, Virtex-II, Virtex-II Pro, Virtex-E и Virtex. Для каждого из этих семейств приводится пример типовой схемы питания ПЛИС. Здесь также кратко рассмотрены возможные варианты реализации источников опорного напряжения, используемого во входных цепях блоков ввода/вывода ПЛИС при их конфигурировании в соответствии с низковольтными цифровыми сигнальными стандартами, и напряжения согласования на базе интегральных стабилизаторов компании National Semiconductor. Кроме того, в заключительной части приводятся сведения о супервизорах напряжения, которые могут быть включены в состав узлов питания кристаллов программируемой логики фирмы Xilinx.

Разработка устройств питания для ПЛИС фирмы Xilinx на основе интегральных стабилизаторов напряжения, выпускаемых компанией National Semiconductor. Часть II, (Компоненты и технологии №11'2009)

Во второй части статьи рассматривается табличный метод выбора компонентов, выпускаемых компанией National Semiconductor, для разработки узлов питания кристаллов программируемой логики фирмы Xilinx. Для каждого из поддерживаемых семейств ПЛИС приводится информация о рекомендуемых микросхемах компании National Semiconductor, а также типовые схемы узлов питания, которые выпускаются на их основе.

Разработка устройств питания для ПЛИС фирмы Xilinx на основе интегральных стабилизаторов напряжения, выпускаемых компанией National Semiconductor. Часть I, (Компоненты и технологии №10'2009)

Процесс разработки цифровых устройств или встраиваемых микропроцессорных систем на основе кристаллов программируемой логики фирмы Xilinx в общем случае можно условно разбить на три стадии. Первая стадия включает в себя выполнение основных этапов внутрикристального проектирования, рассмотренных в [1, 2]. На второй стадии проводится аппаратная отладка проекта с помощью инструментальных модулей, в число которых, в частности, входят отладочные платы, представленные разделе Литература. Заключительная стадия, присутствующая, как правило, в большинстве случаев, за исключением применения готовых инструментальных модулей для реализации проектируемого устройства или системы, представляет собой этап разработки соответствующей схемы питания ПЛИС, на основе которой выполняется это устройство или система.

Особенности архитектуры нового поколения ПЛИС FPGA фирмы Xilinx серии Spartan-6, (Компоненты и технологии №9'2009)

В предыдущем номере журнала была представлена новая серия ПЛИС с архитектурой FPGA фирмы Xilinx — Virtex-6 [1], элементы которой сегодня обладают максимальной производительностью, а также наиболее широким спектром функциональных возможностей, отличаясь при этом низкой потребляемой мощностью. Одновременно с выпуском кристаллов ПЛИС семейств Virtex-6 LXT и Virtex-6 SXT начато производство еще одной перспективной серии ПЛИС — Spartan-6.

Особенности архитектуры нового поколения высокопроизводительных ПЛИС FPGA фирмы Xilinx серии Virtex-6 , (Компоненты и технологии №8'2009)

Несмотря на изменения в динамике развития современной цифровой микроэлектроники, обусловленные влиянием мирового экономического кризиса, фирма Xilinx продолжает уверенно занимать лидирующую позицию на рынке ПЛИС. Подтверждением этому стал выпуск в начале текущего года двух новых серий кристаллов с архитектурой FPGA — Virtex-6 и Spartan-6. Данные серии ПЛИС являются результатом постоянного совершенствования технологии производства кристаллов программируемой логики и внедрения новых архитектурных решений.

Проектирование микропроцессорных ядер с конвейерной архитектурой для реализации в базисе ПЛИС фирмы Altera, (Компоненты и технологии №8'2009)

Ранее были показаны примеры проектирования микропроцессорных ядер для реализации в базисе ПЛИС фирмы Altera с использованием как мегафункций асинхронного ОЗУ/ПЗУ САПР ПЛИС Quartus II, так и асинхронного ПЗУ на языке VHDL. Общим недостатком работ [1, 2] является отсутствие управляющего автомата.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP48E в ПЛИС FPGA серии Virtex-5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE. Продолжение, (Компоненты и технологии №7'2009)

В шестой части статьи завершается изучение процесса разработки компонентов высокоскоростных устройств ЦОС, предназначенных для реализации на базе аппаратных секций DSP48E в ПЛИС с архитектурой FPGA [1] семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT, Virtex-5 FXT и Virtex-5 TXT, осуществляемого с использованием «мастера» Architecture Wizard САПР серии Xilinx ISE [3, 4]. В этой части рассматривается процедура формирования описаний элементов, выполняющих операции умножения с накоплением (вычитанием) с расширенным набором функциональных возможностей. Для каждого варианта структуры указанных элементов, предоставляющего соответствующие дополнительные возможности, приведены примеры сгенерированных описаний, предназначенных для реализации на основе кристаллов серии Virtex-5. Здесь же приведена краткая информация о разработке высокопроизводительных комплексных умножителей-накопителей на основе компонентов, создаваемых с помощью «мастера» Architecture Wizard.

Расчет и реализация входных и выходных фильтров для программируемых аналоговых микросхем ПАИС Anadigm, (Компоненты и технологии №7'2009)

В статье описываются особенности работы дискретных аналоговых систем ПАИС, построенных на базе переключаемых конденсаторов. Приведены схемы и даны расчеты входных и выходных фильтров нижних частот, необходимых для устранения эффекта наложения спектра и подавления нежелательных гармоник в выходном сигнале.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP 48E в ПЛИС FPGA серии Virtex-5, с помощью мастера Architecture Wizard САПР серии Xilinx ISE, (Компоненты и технологии №6'2009)

В пятой части статьи продолжается изучение процесса формирования компонентов высокопроизводительных устройств ЦОС, реализуемых на базе аппаратных секций DSP 48E в ПЛИС с архитектурой FPGA семейств Virtex+5 LX, Virtex+5 LXT, Virtex+5 SXT, Virtex-5 FXT и Virtex+5 TXT, выполняемого с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE. Основное внимание уделяется рассмотрению процедуры подготовки описаний высокоскоростных элементов, выполняющих операции умножения с накоплением (вычитанием). Для каждого варианта операции, выполняемой аккумулятором в указанных элементах, приводятся примеры сформированных описаний, предназначенных для реализации на основе кристаллов серии Virtex+5.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP48E в ПЛИС FPGA серии Virtex-5, с помощью ≪мастера≫ Architecture Wizard САПР серии Xilinx ISE. Часть IV, (Компоненты и технологии №5'2009)

Четвертая часть статьи продолжает ознакомление с процессом подготовки компонентов высокоскоростных устройств обработки сигналов ЦОС, реализуемых на базе аппаратных секций DSP48E в ПЛИС FPGA [1] серии Virtex+5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE [3, 4]. В этой части рассматривается процедура генерации описаний умножителей, обладающих высоким быстродействием, и приводятся примеры типовых элементов, выполняющих операцию умножения, с различной структурой. Здесь же приведены краткие сведения о разработке высокопроизводительных комплексных умножителей на основе элементов, формируемых с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP48E в ПЛИС FPGA серии Virtex-5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE, (Компоненты и технологии №4'2009)

Формирование описаний сумматоров и вычитающих устройств, реализуемых на базе аппаратных секций DSP48E в ПЛИС FPGA серии Virtex-5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE

Оценка потребляемой мощности и выбор системы питания ПЛИС Xilinx. Часть 2, (Компоненты и технологии №3'2009)

В первой части статьи были рассмотрены основные вопросы расчета потребляемой мощности для ПЛИС FPGA Xilinx. В завершающей части приведены дополнительные сведения, способствующие уточнению энергопотребления, рекомендации по снижению потребляемой мощности схемотехническими методами, а также рассматриваются характеристики модулей питания Emerson, хорошо подходящих для построения систем питания ПЛИС FPGA большой емкости.

Проектирование учебного процессора для реализации в базисе ПЛИС, (Компоненты и технологии №3'2009)

Микропроцессорные ядра представляют важный класс вычислительных заготовок, так как главным образом от их качеств зависят основные технические и потребительские свойства систем на кристалле. Эти заготовки разделяются по степени гибкости настройки под условия потребителя на программные («мягкие», описанные на языке HDL), жесткие (логическая схема) и аппаратные («твердые» маски под определенную технологию).

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть IV, (Компоненты и технологии №3'2009)

Четвертая часть завершает описание процедуры подготовки компонентов, генерируемых с помощью параметризированных модулей Xilinx CORE Generator Tool, которые предназначены для аппаратной отладки цифровых устройств и встраиваемых микропроцессорных систем, реализуемых на основе ПЛИС с архитектурой FPGA. В данной части рассматривается формирование описаний элементов, предоставляющих возможность применения логических анализаторов компании Agilent Technologies в процессе внутрикристальной отладки.

Оценка потребляемой мощности и выбор системы питания ПЛИС Xilinx . Часть 1, (Компоненты и технологии №2'2009)

Система питания является неотъемлемой частью любого электронного устройства. В случае системы на базе ПЛИС ее правильный выбор очень важен по целому ряду причин. Прежде всего, энергопотребление ПЛИС с архитектурой FPGA может быть достаточно высоким, что усложняет проектирование подходящей системы питания. Кроме того, высокая стоимость самой FPGA обуславливает чрезмерно высокую цену ошибки при выборе модуля питания: неправильно работающий источник питания может вывести из строя гораздо более дорогие компоненты. В данной статье рассматриваются методики и программные средства оценки потребляемой мощности и даются рекомендации по выбору источников питания для ПЛИС Xilinx.

Процесс разработки проекта для ПЛИС в пакете Actel Libero IDE.Часть V, (Компоненты и технологии №2'2009)

Компания Actel выпускает многократно программируемые ПЛИС, выполненные по Flash-технологии, и однократно программируемые ПЛИС, изготовленные по технологии Antifuse

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть III, (Компоненты и технологии №2'2009)

Разработка описаний компонентов, предоставляющих возможность использования виртуальных входов и выходов в процессе аппаратной отладки проектируемого устройства, на основе параметризированного модуля Virtual Input/Output с помощью средств Xilinx CORE Generator.

Процесс разработки проекта для ПЛИС в пакете Actel Libero IDE. Часть IV, (Компоненты и технологии №1'2009)

После того как проект синтезирован и отлажен, необходимо его имплементировать в ПЛИС — произвести размещение и трассировку проекта под конкретную микросхему и сгенерировать файл прошивки.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP48E в ПЛИС FPGA серии Virtex;5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE , (Компоненты и технологии №1'2009)

Подготовка описаний аккумуляторов, реализуемых на базе аппаратных секций DSP48E в ПЛИС FPGA серии Virtex-5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE.

FPGA платформы ПЛИС Virtex-5 TXT фирмы Xilin, (Компоненты и технологии №12'2008)

После выпуска четырех платформ семейства Virtex-5 еще одна разновидность этих высокопроизводительных ПЛИС явилась некоторой неожиданностью. Казалось, что ранее выпущенные ПЛИС FPGA Virtex-5 закрыли основные потребности разработчиков аппаратуры, однако очередная разновидность этих ПЛИС продемонстрировала несколько неожиданные характеристики.

Использование микросхем специальной памяти для обеспечения защиты ПЛИС FPGA от копирования, (Компоненты и технологии №12'2008)

В статье описывается метод защиты проектов в ПЛИС FPGA от копирования, называемый «определение — друг или враг» (Identification Friend or Foe, IFF). Суть его заключается в том, что функционирование проекта вПЛИС FPGA не разрешается до тех пор, пока не произойдет совпадения хэш-последовательностей, вычисленных специальным блоком внутри FPGA и во внешней микросхеме специальной памяти. При этом проект остается защищенным даже при перехвате конфигурационного потока, поскольку выделить блок расчета хэш/последовательности в этом случае практически невозможно, а в микросхеме специальной памяти доступ к блоку расчета хэш-последовательности заблокирован. Таким образом, микросхему специальной памяти можно использовать как дополнительную защитную микросхему для ПЛИС FPGA.

Построение входных и выходных цепей программируемых аналоговых микросхем ПАИС Anadigm, (Компоненты и технологии №12'2008)

Программируемые аналоговые микросхемы Anadigm второго поколения серии AnadigmVortex работают с однополярными дифференциальными сигналами в диапазоне напряжений от 0 до +4,0 В с постоянной составляющей +2,0 В. В статье приведены микросхемы сопряжения ПАИС Anadigm для однополярных и биполярных сигналов и/или амплитудой входных сигналов, выходящих за пределы максимально допустимых уровней, а также описываются методы работы с недифференциальными сигналами.

Процесс разработки проекта для ПЛИС в пакете Actel Libero IDE. Часть III, (Компоненты и технологии №12'2008)

В этой части статьи рассказано о процессе синтеза RTL-модели в программе Synplify AE при разработке проекта для ПЛИС в пакете Actel Libero IDE.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP48E в ПЛИС FPGA серии Virtex-5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE , (Компоненты и технологии №12'2008)

Постоянный рост быстродействия и внедрение новых специализированных аппаратных модулей в состав архитектуры ПЛИС современных семейств FPGA (Field Programmable Gate Array), выпускаемых фирмой Xilinx [1], позволяют рассматривать их в качестве перспективной элементной базы для разработки высокоскоростных устройств цифровой обработки сигналов. Наиболее высокими техническими характеристиками обладают кристаллы серии Virtex-5, которые пришли на смену ПЛИС семейств предыдущего поколения — Virtex-4. Одним из существенных преимуществ кристаллов серии Virtex-5, представленных в [2], является применение усовершенствованных аппаратных секций цифровой обработки сигналов (ЦОС) DSP48E. В статье рассматриваются различные методы подготовки описаний основных компонентов высокоскоростных устройств ЦОС, реализуемых на базе данных аппаратных модулей, в САПР серии Xilinx ISE (Integrated Synthesis Environment-Integrated Software Environment) [3, 4]. При этом основное внимание уделяется способу, основанному на использовании «мастера» Architecture Wizard, который входит в состав указанных средств проектирования.

Средства системной отладки САПР Quartus II, (Компоненты и технологии №12'2008)

Данный обзор посвящен средствам отладки САПР Quartus II, позволяющим осуществлять системную отладку проектов на основе СБИС ПЛИС производства компании Altera (предполагается, что читатель знаком с базовыми функциями пакета Quartus II).

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть II, (Компоненты и технологии №12'2008)

В предыдущей публикации цикла, посвященного вопросам аппаратной внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на базе ПЛИС фирмы Xilinx с архитектурой FPGA (Field Programmable Gate Array), были представлены функциональные возможности и структура комплекса программных средств ChipScope Pro, а также методы его применения. Продолжение обзора, начатого в №11-2008.

Процесс разработки проекта для ПЛИС в пакете Actel Libero IDE. Часть II, (Компоненты и технологии №11'2008)

В этой части статьи рассказано о процессе создания симуляции RTL-модели. К сожалению, многие уделяют ему недостаточно внимания, считая, что могут быстрее отладить проект непосредственно на плате, а симуляцию считают пустой тратой времени.

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть I, (Компоненты и технологии №11'2008)

В предыдущей публикации цикла, посвященного вопросам аппаратной внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на базе ПЛИС фирмы Xilinx с архитектурой FPGA (Field Programmable Gate Array) [2], были представлены функциональные возможности и структура комплекса программных средств ChipScope Pro, а также методы его применения.

Опыт разработки СБИС типа систем на кристалле СнК на основе встроенных микропроцессорных ядер, (Компоненты и технологии №10'2008)

Можно отметить, что в прошедшие два года начался определенный подъем отечественной электроники. Принята и финансируется ФЦП «Развитие электронной компонентной базы и радиоэлектроники» на 2008–2015 годы, в апреле 2007 года создана Ассоциация производителей электронной аппаратуры и приборов, реализуется опыт государственно-частного партнерства при строительстве кремниевых фабрик в ОАО «НИИМЭ и Микрон» и ОАО «Ангстрем». На фоне этих отрадных событий можно сказать, что появилась реальная перспектива как разработки, так и реализации в кремнии серьезных микроэлектронных изделий, конкурентоспособных и на мировом рынке.

Процесс разработки проекта для ПЛИС в пакете Actel Libero IDE. Часть I, (Компоненты и технологии №10'2008)

С появлением новых семейств многократно программируемых ПЛИС Аctel ProASIC3/E/L, IGLOO/E/Plus и Fusion, изготовленных по технологии FLASH, значительно возрос интерес к продукции компании и, соответственно, к средствам разработки — пакету Actel Libero IDE. Данная статья открывает цикл публикаций, в которых будут рассмотрены основные принципы и этапы процесса разработки и верификации проекта в интегрированной среде Libero. А также мы более подробно остановимся на тех нововведениях, которые появились в последней версии Actel Libero IDE v8.4.

Средства внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, разрабатываемых на базе ПЛИС с архитектурой FPGA фирмы Xilinx — ChipScope Pro, (Компоненты и технологии №10'2008)

Основные этапы процесса проектирования цифровых устройств и встраиваемых микропроцессорных систем на основе ПЛИС с архитектурой FPGA (Field Programmable Gate Array) [1], выпускаемых фирмой Xilinx, подробно рассмотрены на страницах журнала [2–12] и в книгах [13, 14]. После их выполнения разработчики достаточно часто сталкиваются с необходимостью аппаратной отладки разрабатываемых устройств и систем.

Инструментальный модуль компании Avnet для отладки проектов встраиваемых систем, разрабатываемых на базе нового семейства ПЛИС FPGA фирмы Xilinx Virtex-5 FXT, (Компоненты и технологии №9'2008)

В начале текущего года фирма Xilinx приступила к серийному выпуску нового семейства ПЛИС с архитектурой FPGA — Virtex,5 FXT. Кристаллы данного семейства в отличие от других ПЛИС серии Virtex,5 обладают не только наиболее разнообразным комплектом встроенных аппаратных модулей, включая микропроцессорные ядра и высокоскоростные приемопередатчики, но и большим объемом специализированных ресурсов, присутствующих в семействах Virtex,5 LX, Virtex,5 LXT, Virtex,5 SXT. Поэтому Virtex,5 FXT предназначено в первую очередь для реализации высокопроизводительных встраиваемых микропроцессорных систем, телекоммутационных устройств с высоким быстродействием, сверхскоростных систем передачи, приема и обработки данных.

Метод октавной цифровой фильтрации с сокращением объема вычислений на ПЛИС, (Компоненты и технологии №9'2008)

В статье рассмотрен метод октавной фильтрации, который позволяет существенно сократить аппаратные затраты при реализации цифровых фильтров в ПЛИС. Это достигается за счет правильного выбора центральной частоты, полосы пропускания и окна цифрового фильтра. Метод особенно эффективен при исследовании гладких спектров.

Новый инструментальный комплект от компании Avnet на основе ПЛИС FPGA семейства Spartan-3A фирмы Xilinx, (Компоненты и технологии №8'2008)

Активно увеличивая объемы выпуска ПЛИС семейств Spartan-3A и Spartan-3AN, фирма Xilinx непрерывно совершенствует технологию их производства. Одним из заметных результатов этого процесса в настоящем году стало существенное (практически двукратное) снижение стоимости кристаллов этих семейств. Оптимальное сочетание низкой стоимости и высоких технических характеристик ПЛИС указанных семейств позволяет производителю позиционировать их в качестве наиболее перспективной элементной базы цифровых устройств. Данные кристаллы предназначены, прежде всего, для всестороннего использования в составе серийно выпускаемой аппаратуры. В ряде случаев ПЛИС семейств Spartan-3A и Spartan-3AN можно применять в качестве эффективной замены специализированных интегральных схем ASIC (application-specific IC).

Проектирование в условиях временных ограничений: верификация проектов на основе ПЛИС. Часть 4, (Компоненты и технологии №8'2008)

Статья продолжает рассмотрение вопросов создания проектов на основе ПЛИС с условием максимального ускорения процедуры проектирования. Авторы продолжают рассмотрение общих вопросов применения мониторов открытой библиотеки верификации OVL. Заключительная часть цикла посвящена также перспективам развития средств верификации и их отражению в языках описания аппаратуры.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 19, (Компоненты и технологии №8'2008)

Способы подготовки файлов, предназначенных для инициализации содержимого элементов запоминающих устройств, формируемых с помощью генератора параметризированных модулей CORE Generator

Семейство ПЛИС Virtex-5 FXT с встроенным процессорным ядром PowerPC 440, (Компоненты и технологии №8'2008)

В статье дается краткий обзор характеристик последней из заявленных к выпуску платформ высокопроизводительных ПЛИС семейства Virtex-5. Несколько задержав выпуск полнофункциональной FPGA с аппаратным процессорным ядром, фирма Xilinx существенно улучшила характеристики новой платформы, перейдя к более мощному встроенному ядру PowerPC 440 и улучшив высокоскоростные приемопередатчики.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 18, (Компоненты и технологии №7'2008)

Пример описания элемента запоминающего устройства FIFO с раздельными сигналами синхронизации портов записи и чтения данных, сформированного с помощью параметризированного модуля FIFO Generator версии v4.1 для последующей реализации на основе блочной памяти ПЛИС Block SelectRAM.

Проектирование в условиях временных ограничений: верификация проектов на основе ПЛИС. Часть 3, (Компоненты и технологии №6'2008)

Настоящая статья продолжает цикл публикаций, посвященных анализу особенностей проектирования на основе ПЛИС в условиях жестких временных ограничений. Авторы продолжают рассмотрение вопросов верификации аппаратуры, и потому включили в данную статью краткий обзор возможностей применения открытой библиотеки верификации OVL (Open Verification Library).

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 17, (Компоненты и технологии №6'2008)

Пример описания элемента запоминающего устройства FIFO с одним сигналом синхронизации портов записи и чтения данных, сформированного с помощью параметризированного модуля FIFO Generator версии v4.1 для последующей реализации на базе ресурсов распределенной памяти ПЛИС

Архитектурные и схемотехнические решения вычислительно-управляющих комплексов на основе микросхем программируемой логики , (Компоненты и технологии №5'2008)

В статье обсуждаются технические и экономические аспекты применения кроссплатформенных интегральных решений для бортовых вычислительно-управляющих комплексов повышенной надежности. Рассмотрены новые возможности применения микросхем программируемой логики как системообразующего элемента электронной аппаратуры.

Проектирование в условиях временных ограничений: верификация проектов на основе ПЛИС. Часть 2, (Компоненты и технологии №5'2008)

Статья продолжает рассмотрение вопросов создания проектов на основе ПЛИС с условием максимального ускорения процедуры проектирования. Авторы продолжают рассмотрение вопросов верификации проектируемой аппаратуры. Данный выпуск посвящен описанию языка PSL (Property Specification Language).

Проектирование комбинационных схем в базисе ПЛИС, (Компоненты и технологии №5'2008)

Цель данной статьи — приобретение начальных сведений по проектированию комбинационных устройств как с использованием ручных методов минимизации булевых функций, так и с использованием САПР ПЛИС Quartus II фирмы Altera, а также изучение некоторых возможностей по управлению логическим синтезом схем.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 16, (Компоненты и технологии №5'2008)

Основные характеристики параметризированного модуля FIFO Generator, предназначенного для генерации описаний элементов запоминающих устройств, функционирующих по принципу FIFO.

Разработка базовых компонентов цифровых устройств, с помощью генератора параметризированных модулей CORE Generator, (Компоненты и технологии №4'2008)

Генерация элементов контекстно-адресуемых (ассоциативных) запоминающих устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, на основе параметризированного модуля Content Addressable Memory версии v5.1 с помощью средств CORE Generator

Методы и программные продукты для повышения производительности проектов на базе ПЛИС Xilinx. Часть 3, (Компоненты и технологии №3'2008)

В предыдущих частях статьи были рассмотрены методы достижения максимальной производительности проектов на базе ПЛИС FPGA, основанные на «стратегических» мероприятиях — выборе правильного стиля кодирования, применении глобальных настроек САПР. В завершающей части показываются способы тонкой настройки проекта на базе с помощью средств низкоуровневого редактирования топологии кристалла и задания индивидуальных временных ограничений отдельным цепям.

Проектирование в условиях временных ограничений: верификация проектов на основе ПЛИС. Часть 1, (Компоненты и технологии №3'2008)

Статья продолжает рассмотрение вопросов создания проектов на основе ПЛИС с условием максимального ускорения процедуры проектирования. Если в предшествующих выпусках рассматривались средства и методы, применяемые на заключительных этапах проектирования (этапе отладки), то в последующих статьях преимущественное внимание будет уделено начальным этапам проектирования. Именно на них закладывается не только сам проект, но и большинство его ошибок. Чем раньше будет обнаружена ошибка, тем меньше времени в целом будет затрачено на проектирование. Один из вариантов раннего обнаружения заключается в применении средств и методов верификации на всех этапах проектирования. Этому направлению в отечественных изданиях и на страницах данного журнала уделяется явно мало внимания. Последняя обзорная публикация на эту тему в журнале была в конце 2004 года.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 14, (Компоненты и технологии №3'2008)

Формирование описаний элементов, предназначенных для выполнения операций поворота вектора на заданный угол и преобразования координат вектора методами CORDIC, средствами генератора параметризированных модулей CORE Generator

Flash ПЛИС Actel Fusion. Конфигурирование аналогового блока в среде Actel Libero IDE, (Компоненты и технологии №2'2008)

На сегодняшний день огромный интерес для разработчиков представляют системы на кристалле (СнК) на ПЛИС, в том числе системы цифровой обработки сигналов (СЦОС). Использование ПЛИС позволяет решать широкий круг задач и при этом минимизировать затраты и время разработки. Отвечая потребностям разработчиков, корпорация Actel разработала программируемый системный чип Fusion.

Методы и программные продукты для повышения производительности проектов на базе ПЛИС Xilinx. Часть2, (Компоненты и технологии №2'2008)

Постоянный рост логического объема и тактовой частоты микросхем программируемой логики имеет и оборотную сторону. При разработке сложных и комплексных проектов на базе ПЛИС большого объема получаемые характеристики могут оказаться существенно хуже, чем заявляемые производителем как максимальные. Это может происходить как по объективным причинам, так и из-за некорректно выполненного описания проекта, которое и привело к получению неоптимального решения. В данной публикации рассмотрен ряд методик, способствующих достижению максимальной производительности проектов на базе ПЛИС Xilinx. Использование выделенных тактовых ресурсов.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 13, (Компоненты и технологии №2'2008)

Продолжение цикла статей по разработке базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx. Подготовка описаний элементов, предназначенных для вычисления значений тригонометрических и гиперболических функций методами CORDIC, средствами генератора параметризированных модулей CORE Generator

*Измеритель частоты цифровых сигналов, выполненный на основе микропроцессорного ядра семейства PicoBlaze и реализуемый на базе инструментального комплекта Spartan-3E Starter Kit фирмы Xilinx, (Компоненты и технологии №1'2008)

Предлагаемая вниманию читателей статья продолжает серию публикаций, начатую в журнале «Компоненты и технологии». Она знакомит с проектами встраиваемых микропроцессорных систем различного назначения, выполненными на основе конфигурируемых микропроцессорных ядер фирмы Xilinx семейств PicoBlaze и MicroBlaze. В настоящей статье рассматривается структура микропрограммного обеспечения измерителя частоты цифровых сигналов.

*Проектирование в условиях временных ограничений: компиляция проектов на основе ПЛИС, (Компоненты и технологии №1'2008)

Статья продолжает рассмотрение вопросов создания проектов на основе ПЛИС с условием максимального ускорения процедуры проектирования. Приведены примеры использования инкрементальной компиляции.

*Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator, (Компоненты и технологии №1'2008)

Подготовка описаний элементов, предназначенных для вычисления значений тригонометрических функций (синуса и косинуса) табличным способом, с помощью генератора параметризированных модулей CORE Generator

Методы и программные продукты для повышения производительности проектов на базе ПЛИС Xilinx. Часть 1, (Компоненты и технологии №1'2008)

Постоянный рост логического объема и тактовой частоты микросхем программируемой логики имеет и оборотную сторону. При разработке сложных и комплексных проектов на базе ПЛИС большого объема получаемые характеристики могут оказаться существенно хуже, чем заявляемые производителем как максимальные. Это может происходить как по объективным причинам, так и из-за некорректно выполненного описания проекта, которое и привело к получению неоптимального решения. В данной публикации рассмотрен ряд методик, способствующих достижению максимальной производительности проектов на базе ПЛИС Xilinx.

Архитектура внутренних связей и формирования частоты ПЛИС Actel семейства ProASIC3/e , (Компоненты и технологии №12'2007)

При рассмотрении структуры любой ПЛИС немаловажной характеристикой является архитектура внутренних локальных и глобальных связей, а также их конфигурирование. Это в немалой степени определяет возможность максимально использовать внутренние ресурсы ПЛИС и максимальное быстродействие конечного пользовательского дизайна, что особенно важно, когда дизайн использует ресурсы ПЛИС более чем на 80%.

Измеритель частоты цифровых сигналов, выполненный на основе микропроцессорного ядра семейства PicoBlaze и реализуемый на базе инструментального комплекта Spartan-3E Starter Kit фирмы Xilinx, (Компоненты и технологии №12'2007)

Предлагаемая вниманию читателей статья продолжает серию публикаций, начатую в журнале «Компоненты и технологии». Она знакомит с проектами встраиваемых микропроцессорных систем различного назначения, выполненными на основе конфигурируемых микропроцессорных ядер фирмы Xilinx семейств PicoBlaze и MicroBlaze. В настоящей статье рассматривается проект измерителя частоты цифровых сигналов, в структуру которого входит 8-разрядное микропроцессорное ядро семейства PicoBlaze, предназначенное для применения в кристаллах ПЛИС серий Spartan-3, Spartan-3E, Virtex-II, Virtex-IIPRO и Virtex-4. Этот проект наглядно демонстрирует возможность использования конфигурируемых ядер указанного семейства при разработке измерительных систем. Разработчики могут использовать рассматриваемое устройство или его отдельные модули исходного описания в процессе проектирования собственных систем и комплексов. Для аппаратной реализации проекта измерителя частоты цифровых сигналов используется инструментальный модуль Xilinx Spartan-3E Starter Board, входящий в состав стартового комплекта Spartan-3E Starter Kit, который уже был представлен в журнале «Компоненты и технологии».

Новые возможности построения кристаллических систем на базе FPGA Xilinx , (Компоненты и технологии №12'2007)

Объем новостей о ПЛИС Xilinx за прошедший год несколько меньше, чем в прошлом году. С появлением платформ семейства Virtex-5 открывается перспектива для создания разновидностей ПЛИС, подсемейств, добавления аппаратных узлов. В сфере дешевых ПЛИС семейства Spartan-3 кардинальных изменений не наблюдалось, однако появившиеся продукты, с незначительными на первый взгляд изменениями, в действительности представляют существенный интерес для практической разработки цифровых систем.

Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 9. Расширенные возможности синтеза: ограничения синтеза, (Компоненты и технологии №12'2007)

Данная статья является продолжением описания маршрута проектирования ПЛИС FPGA Advantage, начатого журнале «Компоненты и технологии» № 7`2005. В ней речь пойдет о расширенных возможностях задания ограничений для синтеза (Synthesis Constraints) в среде Precision.

Программируемые аналоговые интегральные схемы ИС Anadigm: применение конфигурируемых аналоговых модулей в составе программы Anadigm Designer 2, (Компоненты и технологии №12'2007)

Статья посвящена описанию принципов работы программируемых аналоговых схем (ПАИС), описанию конфигурируемых аналоговых модулей, распространяемых в составе программы AnadigmDesigner2, и способах загрузки конфигурационных данных в ПАИС.

Проектирование в условиях временных ограничений: компиляция проектов на основе ПЛИС, (Компоненты и технологии №12'2007)

Статья продолжает рассмотрение вопросов создания проектов на основе ПЛИС с условием максимального ускорения процедуры проектирования. Средства обнаружения дефектов, рассмотренные в предыдущих выпусках серии публикаций, оказываются малоэффективными, если время устранения дефекта будет значительным. Довольно большая составляющая этого времени связана с повторной компиляцией проекта. Этот материал содержит как общие соображения по сокращению временных затрат, так и примеры практической работы с компилирующими средствами фирмы Altera.

Проектирование на программируемых системах на кристалле PSoC Cypress. Часть 6. Клавиатуры, выполненные по технологии CapSense, (Компоненты и технологии №12'2007)

Продолжая цикл статей, посвященных программируемым системам на кристалле PSoC фирмы Cypress, расскажем об одном из популярных применений данных систем, а именно об обработке сигналов с емкостных датчиков прикосновения и приближения — технологии CapSense.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 11, (Компоненты и технологии №12'2007)

Параметризированный модуль Floating-Point Operator версии v3.0, характеристики которого были приведены в предыдущей части данной статьи, посвященной цифровым устройствам, реализуемым на базе ПЛИС FPGA фирмы Xilinx, позволяет формировать описания элементов, предназначенных для выполнения различных операций сравнения значений, представленных в формате с плавающей запятой. В последующих разделах настоящей публикации рассматриваются только три примера описаний указанных элементов, сгенерированных на основе этого ядра, которые соответствуют основным вариантам конфигурации компараторов. К ним относятся: программируемый компаратор, компаратор, формирующий на выходе код состояния, и компаратор с фиксированным типом операции сравнения значений.

Flash-семейства ПЛИС «Актел» , (Компоненты и технологии №11'2007)

Сегодня на рынке электронных компонентов представлено большое количество семейств программируемых логических интегральных схем (ПЛИС) различных производителей. В данной статье представлены три семейства ПЛИС корпорации «Актел», выполненные по Flash-технологии — ProASIC3/E, IGLOO и Fusion.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 10, (Компоненты и технологии №11'2007)

Назначение и основные характеристики параметризированного модуля Floating_Point Operator версии v3.0 в ПЛИС FPGA фирмы Xilinx.

Lattice Semiconductor: шаг вперед в развитии программируемой логики ПЛИС, (Компоненты и технологии №10'2007)

В настоящее время на рынке микросхем программируемой логики ПЛИС присутствует множество производителей, основными из которых являются: Xilinx, Altera, Lattice Semiconductor, Actel и Atmel. Традиционно большинство российских разработчиков выбирают между ПЛИС Altera и Xilinx. Продукция других фирм также находит свое применение, но их доля невелика. Такая ситуация связана прежде всего с тем, что ПЛИС Xilinx и Altera первыми появились на российском рынке, и их применение сегодня во многом обусловлено наличием опыта работы как с самими микросхемами, так и со средствами разработки, традициями применения ПЛИС одного производителя в рамках одного предприятия и действительными и мнимыми рисками, связанными с переходом на новую элементную базу. Однако прогресс не стоит на месте. Сегодня компания Lattice Semiconductor предлагает ПЛИС, во многом превосходящие аналогичные у конкурентов, и эти продукты достойны внимания.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 9, (Компоненты и технологии №10'2007)

Генерация описаний комплексных умножителей на основе параметризированного модуля Complex Multiplier с помощью средств CORE Generator на базе ПЛИС FPGA фирмы Xilinx.

Сенсорные интерфейсы на базе технологии PSoC CapSense, (Компоненты и технологии №10'2007)

Ранее в статье вниманию читателей журнала был предложен краткий обзор микросхем для построения сенсорных человеко-машинных интерфейсов. За прошедший год интерес к использованию таких технологий в бытовых и мобильных приложениях значительно вырос. В частности, технология PSoC CapSense, предложенная компанией Cypress, нашла применение в мобильных телефонах и различной бытовой технике некоторых ведущих мировых производителей. Стоит заметить, что перечисленные приложения не единственные, где могут быть востребованы сенсорные интерфейсы. Такие достоинства, как долговечность и вандалоустойчивость, позволяют рассматривать сенсорные клавиатуры в качестве альтернативы механическим в банкоматах, домофонах и других аналогичных приложениях.

Новый инструментальный комплект Spartan-3A Starter Kit для практического освоения методов проектирования и отладки цифровых устройств с аппаратной и программной реализацией операций, реализуемых на основе ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №9'2007)

Фирма Xilinx®, подтверждая в очередной раз статус ведущего мирового производителя ПЛИС, представила в конце прошедшего и начале текущего года несколько новых семейств кристаллов с архитектурой FPGA (Field Programmable Gate Array), которые являются дальнейшим развитием наиболее перспективных серий Virtex™ и Spartan™. Серия Spartan пополнилась следующими тремя семействами ПЛИС: Spartan-3A, Spartan-3A DSP и Spartan-3AN. Кристаллы этих семейств, отличающиеся повышенным быстродействием, большим объемом стандартных логических ресурсов и специализированных встроенных аппаратных блоков при относительно невысокой стоимости, ориентированы в первую очередь на применение в серийно выпускаемой аппаратуре.

Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 8. Расширенные возможности проектирования, (Компоненты и технологии №9'2007)

Данная статья является продолжением описания маршрута проектирования FPGA Advantage, начатого в Компонентах и Технологиях № 7 `2005. В ней речь пойдет о расширенных возможностях проектирования, не рассмотренных в предыдущих статьях.

Построение систем на кристалле с подчиненным процессорным ядром Microblaze на ПЛИС фирмы Xilinx, (Компоненты и технологии №9'2007)

В настоящее время большое внимание уделяется разработке систем на кристалле с процессорными ядрами, в том числе на ПЛИС фирмы Xilinx. В системах на ПЛИС с процессорным ядром возможны два варианта построения. В первом варианте работа с проектом выполняется в среде EDK, при этом процессорное ядро является главным, к нему добавляются пользовательские модули, реализованные на ресурсах ПЛИС. Во втором варианте построения проект создается в среде ISE, система строится на основе модуля, который обычно разрабатывается на языках VHDL или Verilog и является главным, а процессорное ядро является подчиненным блоком и входит в проект наравне с другими устройствами. В настоящей работе рассматривается процесс разработки систем на ПЛИС фирмы Xilinx с подчиненным процессорным ядром Microblaze. Предлагаемая статья рассчитана на читателя, знакомого с основами проектирования в системах ISE и EDK.

Проектирование в условиях временных ограничений: отладка проектов (часть 3), (Компоненты и технологии №9'2007)

Данная статья продолжает рассмотрение вопросов отладки проектов на основе ПЛИС. Она содержит рекомендации и примеры практической работы со средствами фирм Altera и Synplicity.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 7, (Компоненты и технологии №9'2007)

Формирование описаний элементов, выполняющих операции умножения с накоплением, на основе параметризированного модуля Multiply Accumulator с помощью средств CORE Generator

Клуб Экспертов по ПЛИС, (Компоненты и технологии №8'2007)

После того, как был напечатан предыдущий отчет «Клуба экспертов» («КиТ» № 1`2007, стр. 10-15), организатор собраний Клуба Иосиф Каршенбойм обратился к участникам телеконференции по поводу новой темы. На этом заседании «Клуба экспертов» будут обсуждаться три темы, которые представляются довольно интересными. Все они связаны с разработками проектов ПЛИС. Надеемся, что уважаемые читатели примут участие в обсуждении данных вопросов.

Применение нейронных сетей для отбора партий ИС с повышенной надежностью, (Компоненты и технологии №8'2007)

Практика показывает, что разброс интегральных схем по надежности составляет 2–3 и более порядков. Зачастую потребителю для особо важной аппаратуры необходимы более надежные изделия, а при соответствии по надежности требованиям ТУ — исключение из поставляемой партии изделий менее надежных.

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 4), (Компоненты и технологии №8'2007)

Разработка блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС семейств Spartan-3, Spartan-3L, Spartan-3E и Spartan-3A, с помощью «мастера» Architecture Wizard в соответствии с конфигурацией Clock Switching with Two DCM_SPs

Проектирование в условиях временных ограничений: отладка проектов (часть 2), (Компоненты и технологии №8'2007)

Настоящая статья продолжает цикл публикаций, посвященных анализу особенностей проектирования в условиях жестких временных ограничений. Рассматриваются вопросы отладки для ПЛИС, включая рекомендации и примеры практической работы с САПР одной из мировых ведущих фирм — Altera.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator . Часть 7, (Компоненты и технологии №8'2007)

Система условных обозначений интерфейсных портов в описаниях умножителей, создаваемых на основе параметризированного модуля Multiplier Generator с помощью средств CORE Generator

Использование логического анализатора ChipScope Pro для отладки цифровых устройств на ПЛИС фирмы Xilinx, (Компоненты и технологии №7'2007)

В настоящее время при разработке цифровых устройств достаточно часто применяются ПЛИС фирмы Xilinx. Этой тематике посвящено большое количество работ [1–3], однако методы отладки не нашли широкого освещения в российской литературе. В настоящей работе рассматриваются основные приемы использования логического анализатора ChipScope Pro, который облегчает процесс отладки цифровых устройств на ПЛИС. Данная статья ориентирована на разработчика, который знаком с основами проектирования в системе ISE [1] и хочет ознакомиться с основными приемами использования ChipScope Pro. Работа с логическим анализатором предполагает наличие реальной схемы на ПЛИС, поэтому при подготовке данной работы использовался стартовый набор Spartan 3E Starter Kit, описание которого можно найти на сайтах www.xilinx.com и www.plis.ru.

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 3), (Компоненты и технологии №7'2007)

Конфигурация Cascading in Series with Two DCM_SPs применяется, прежде всего, при создании блоков синхронизации, которые должны обеспечивать формирование такого количества выходных сигналов с различными значениями частоты, которое выходит за рамки возможностей модулей синхронизации с конфигурацией Single DCM_SP.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 6, (Компоненты и технологии №7'2007)

Для подготовки описаний сумматоров и вычитающих устройств в среде генератора параметризированных модулей CORE Generator применяется ядро Adder/Subtractor.

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 2), (Компоненты и технологии №6'2007)

В качестве примера блока синхронизации цифрового устройства далее приводится VHDL-описание модуля sys_clk_int, который предназначен для реализации на основе ПЛИС семейства Spartan-3E.

Проектирование в условиях временных ограничений: отладка проектов (часть 1), (Компоненты и технологии №6'2007)

Важность эффективного и быстрого исполнения тестирования и отладки в процессе проектирования современных электронных устройств возрастает с каждым днем. Успех реализации проекта во многом определяется умением пользоваться соответствующими инструментальными средствами. Данная статья включает как рассмотрение общих проблем отладки для ПЛИС, так и рекомендации по практической работе с наиболее распространенными САПР фирм Altera, Xilinx и Synplicity.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 5, (Компоненты и технологии №6'2007)

Для создания элементов, выполняющих поразрядные логические операции над входными данными предусмотрено три ядра.

Возможности FPGA фирмы Xilinx в задачах цифровой обработки сигналов, (Компоненты и технологии №5'2007)

Задачи цифровой обработки сигналов — самые разнообразные и требуют определенного уровня производительности микроэлектронной элементной базы. Преимущества параллельных вычислений оказываются довольно велики, поэтому для их реализации в последнее время часто применяются ПЛИС с архитектурой FPGA. Ее развитие и появление большого числа дополнительных возможностей — предмет данной статьи. Непосредственным поводом к публикации стало недавнее появление еще одного семейства, Spartan 3A DSP. Кроме того, недавно в дополнение к уже появившимся платформам высокопроизводительного семейства Virtex-5 добавилась еще одна, Virtex-5SXT. Ввиду этого стало возможным провести подробное рассмотрение семейств FPGA Xilinx, ориентированных на цифровую обработку, изучить их особенности и отличия, а также рассмотреть ряд вопросов, касающихся применения ПЛИС для задач повышенной производительности.

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 1), (Компоненты и технологии №5'2007)

В процессе проектирования цифровых устройств и систем, реализуемых на базе кристаллов программируемой логики, перед разработчиком в большинстве случаев встает задача формирования некоторой сетки тактовых сигналов, которые необходимы для обеспечения стабильной согласованной работы отдельных узлов создаваемых устройств и систем.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 4, (Компоненты и технологии №5'2007)

Основным инструментом разработки мультиплексоров при использовании средств CORE Generator является параметризированный модуль Bit Multiplexer.

Проблемы перехода к FPGA семейства Spartan-3, (Компоненты и технологии №4'2007)

Относительно простые ПЛИС с архитектурой CPLD являются прекрасной основой для освоения технологии программируемой цифровой электроники. В то же время эволюция архитектуры ПЛИС, изменения в технологии изготовления, а отчасти и ценовая политика фирм-производителей повышают актуальность более сложных в освоении FPGA. Приводимые в статье сведения служат для облегчения перехода от CPLD к FPGA в тех случаях, когда это становится актуальным для разработчиков.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 3, (Компоненты и технологии №4'2007)

Элементы распределенной оперативной и постоянной памяти реализуются на основе таблиц преобразования LUT (Look-Up Table), которые входят в состав конфигурируемых логических блоков (Configurable Logic Block, CLB) ПЛИС семейств FPGA.

Проектирование на программируемых системах на кристалле PSoC Cypress. Часть 5. Управление энергопотреблением, (Компоненты и технологии №3'2007)

Современные разработчики электронных устройств большое внимание уделяют проблеме снижения энергопотребления. Особенно это важно в случае создания мобильных устройств.

Использование нейронных сетей для изучения надежности ИС, (Компоненты и технологии №2'2007)

Под техническими характеристиками ИС понимают электрические параметры ИС, контролируемые по ТУ. Например, для ТТЛ ИС обязательным является контролирование параметров UOL (выходное напряжение низкого уровня) и UOH (выходное напряжение высокого уровня).

Stratix III – новое семейство FPGA фирмы Altera, (Компоненты и технологии №12'2006)

Проекты, в которых используются микросхемы программируемой логики, становятся все более сложными. С одной стороны, это требует от разработчиков повышения квалификации и может приводить к затягиванию разработок. С другой стороны, современные условия рынка предполагают сокращение времени разработки и себестоимости разрабатываемых устройств. Для преодоления этого противоречия фирмы-производители ПЛИС предлагают как усовершенствованные средства разработки, так и новые семейства микросхем программируемой логики. Одним из новейших высокопроизводительных семейств FPGA, анонсированных фирмой Altera, является Stratix III.

Граничное сканирование современных высокоскоростных соединений, (Компоненты и технологии №12'2006)

Выбор вариантов подготовки и проведения экспериментов, связанных со стандартом 1149.6, в значительной мере определяется целью тестирования и доступными пользователю программными средствами. Содержание операций и отдельных действий зависит от целевой направленности использования средств стандарта.

Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 7. Расширенная отладка, (Компоненты и технологии №12'2006)

Данная статья является продолжением описания маршрута проектирования FPGA Advantage, начатого в КиТ № 7`2005. В ней речь пойдет об отладке проекта с использованием расширенных средств верификации.

ПЛИС Xilinx: итоги 2006 года и тенденции развития, (Компоненты и технологии №12'2006)

В последние годы устройства программируемой логики прочно вошли в практику конструкторской деятельности. Регулярное появление новых продуктов, средств САПР, схемных и алгоритмических решений формирует достаточно большой поток информации, для ознакомления с которой уже недостаточно вводных и обзорных материалов. Можно констатировать, что технология ПЛИС уже имеет свою «историю», и в связи с этим вниманию читателей предлагается статья, анализирующая итоги деятельности фирмы Xilinx в прошедшем году.

Погружаясь в ПЛИС, (Компоненты и технологии №12'2006)

С момента своего появления программируемые логические устройства (PLD) начали постепенно вытеснять дискретно-логические интегральные схемы. Дальнейшее развитие PLD до сложных PLD (CPLD) ускорило данную тенденцию, а последние разработки доступных, быстрых, больших матричных кристаллов с возможностью перепрограммирования (ПЛИС) почти завершили этот процесс.

Проектирование на программируемых системах на кристалле PSoC Cypress. Часть 4. Системные ресурсы PSoC, (Компоненты и технологии №12'2006)

Продолжая рассказ о программируемых системах на кристалле PSoC, рассмотрим имеющиеся в них выделенные системные ресурсы, которые могут использоваться как для обеспечения работы цифровой и аналоговой периферии, так и для расширения функциональности.

Граничное сканирование современных высокоскоростных соединений, (Компоненты и технологии №11'2006)

Одной из важнейших задач современного проектирования является тестирование различных видов соединений. Методы граничного сканирования впервые введены стандартом IEEE Std 1149.1-1990 [1]. Они хорошо зарекомендовали себя в задачах тестирования соединений, обеспечивающих обмен одиночными цифровыми сигналами, но не были ориентированы на тестирование других типов соединений, получающих в последнее время все большее распространение.

Индивидуальное прогнозирование долговечности интегральных схем ИС с использованием АРПСС-моделей временных рядов, (Компоненты и технологии №10'2006)

При прогнозировании надежностных характеристик интегральных схем (ИС) по параметрическим отказам в расчеты закладывают максимальные (если в ТУ на параметр задана верхняя граница параметрического отказа), минимальные (если в ТУ на параметр задана нижняя граница параметрического отказа) или максимальные и минимальные (если в ТУ на параметр задана верхняя и нижняя граница) значения контролируемого параметра в выборке в конкретный момент времени (ОСТ В 073.902-78. Методика прогнозирования надежности ИС по постепенным отказам).

Метод граничного сканирования для смешанных сигналов, (Компоненты и технологии №9'2006)

Когда тестируемая схема включает фрагмент, имеющий хотя бы один внешний аналоговый или смешанный сигнал, ориентация на новый стандарт расширяет возможности для тестирования. Основные элементы измерительной аппаратуры включают модули аналогового сканирования (Analog Boundary Module — ABM) и интерфейсную схему тестовой шины (Test Bus Interface Circuit — TBIC), сопрягающую выбранные аналоговые контакты с тестирующим устройством через контакты AT1 и AT2.

Обзор архитектуры ПЛИС семейства Virtex-5, (Компоненты и технологии №9'2006)

Казалось бы, относительно недавно фирмой Xilinx были анонсированы высокопроизводительные ПЛИС семейства Virtex-4, выполненные по 90-нанометровому техпроцессу, и вот уже появляется новейшее семейство в серии Virtex, выполненное по 65-нанометровому техпроцессу.

Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 6. Подготовка к тестированию, (Компоненты и технологии №9'2006)

В продолжении описания маршрута проектирования FPGA Advantage, начатого в № 7`2005, речь пойдет о создании тестбенча для отлаженного и синтезированного регистра BCDRegister. Тестбенч будет выполнен в виде блок-схемы (Flow Chart).

Пример сквозного проектирования встраиваемой восьмиразрядной микропроцессорной системы на базе ядра семейства PicoBlaze, реализуемой на основе ПЛИС фирмы Xilinx. Часть 3, (Компоненты и технологии №9'2006)

После завершения процесса подготовки всех необходимых модулей исходного описания проекта на языке VHDL определяем выводы кристалла, к которым будет выполняться трассировка «внешних» цепей разрабатываемого контроллера. Чтобы указать требуемую привязку интерфейсных цепей контроллера к выводам ПЛИС, сформируем файл временных и топологических ограничений проекта.

Метод граничного сканирования для смешанных сигналов, (Компоненты и технологии №8'2006)

Описание принципов организации и функционирования интерфейса JTAG (метода граничного сканирования) и некоторых особенностей его реализации в цифровых проектах уже приводилось на страницах журнала, например в [1]. Там же перечислены источники, содержащие ответы на ряд вопросов, возникающих при желании ознакомиться с JTAG-интерфейсом. Более подробному изучению возможностей и правил использования JTAG может способствовать информация, изложенная в [2]. Вместе с тем приходится признать, что количество публикаций, особенно на русском языке, подробно и доходчиво излагающих этот круг вопросов, очень мало. Отечественной литературы, освещающей возможные и допустимые варианты решения сходных проблем для систем, содержащих не только цифровые, но и аналоговые сигналы (систем со смешанным представлением сигналов), практически нет. Авторы надеются, что данная публикация в какойто мере позволит повлиять на сложившуюся ситуацию. Представляется, что количество отечественных разработок, опирающихся на современные средства проектирования, зависит от многих факторов, но не в последнюю очередь определяется освещенностью в различных источниках информации.

Обнаружение и исправление ошибок с использованием CRC в устройствах FPGA фирмы Altera, (Компоненты и технологии №8'2006)

Ионизирующее излучение — главным образом, атмосферные нейтроны, порождаемые космическими лучами, — может вызывать нежелательные переключения ячеек памяти в полупроводниковых устройствах. В частности, этому явлению подвержены программируемые логические интегральные схемы (ПЛИС) — в них содержится конфигурационная память, пользовательская память и регистры. Такие переключения имеют характер одиночных сбоев (Single Event Upset — SEU). Они обратимы, то есть не приводят к повреждению устройства, а вызывают однократный отказ. В статье рассматривается решение, которое предлагает фирма Altera — один из крупнейших производителей ПЛИС, — для преодоления воздействия одиночных сбоев на аппаратуру.

Основы построения систем питания ПЛИС, (Компоненты и технологии №8'2006)

Программируемые логические схемы предъявляют особые требования к конструированию источников питания. В статье рассматриваются особенности проектирования источников питания ПЛИС Xilinx с применением ИС питания фирмы Semtech.

Пример сквозного проектирования встраиваемой восьмиразрядной микропроцессорной системы на базе ядра семейства PicoBlaze, реализуемой на основе плис фирмы Xilinx. Часть 2, (Компоненты и технологии №8'2006)

Проектирование аппаратной части разрабатываемого контроллера осуществляем в соответствии с последовательностью операций.

Проектирование на программируемых системах на кристалле PSoC Cypress. Часть 3. Аналоговая конфигурируемая периферия, (Компоненты и технологии №8'2006)

Продолжая рассказ о программируемой системе на кристалле PSoC Cypress, рассмотрим конфигурируемую аналоговую периферию — ключевую особенность, выделяющую PSoC среди прочих систем на кристалле и микроконтроллеров.

Пример сквозного проектирования встраиваемой восьмиразрядной микропроцессорной системы на базе ядра семейства PicoBlaze, реализуемой на основе ПЛИС фирмы Xilinx. Часть 1, (Компоненты и технологии №7'2006)

Статья завершает цикл материалов, знакомящих с интегрированной средой разработки и отладки программного обеспечения восьмиразрядных микропроцессорных систем, выполняемых на основе конфигурируемых ядер семейства PicoBlaze [1–7] фирмы Xilinx, pBlaze IDE (Integrated Development Environment) [8–11]. В публикации на конкретном примере показан процесс сквозного проектирования встраиваемой микропроцессорной системы. Данный пример наглядно демонстрирует разработку и отладку программной части в среде pBlaze IDE, а также проектирование аппаратной платформы с помощью САПР серии Xilinx ISE (Integrated Software Environment), включая реализацию и загрузку проекта в кристалл.

Системы на кристалле Teridian Semiconductor для счетчиков электроэнергии, (Компоненты и технологии №7'2006)

В последние годы в области метрологии наблюдаются значительные изменения, а новые требования, предъявляемые к устройствам, ставят перед производителями задачи, которые, увы, не могут быть решены без новых технологических подходов.

Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 5. Основы синтеза, (Компоненты и технологии №6'2006)

Данная статья продолжает описание маршрута проектирования FPGA Advantage, начатое в «КиТ» № 7`2005. В ней речь пойдет о синтезе ранее созданного и отлаженного проекта bcdregister. Синтез будет выполнен в программе Precision, являющейся частью пакета FPGA Advantage.

Проектирование на программируемых системах на кристалле PSoC Cypress. Часть 2. Цифровая конфигурируемая периферия, (Компоненты и технологии №6'2006)

Продолжая рассказ, посвященный проектированию на PSoC, рассмотрим работу с цифровой конфигурируемой периферией.

pBlaze IDE - интегрированная среда разработки и отладки программного обеспечения встраиваемых восьмиразрядных микропроцессорных систем, реализуемых на основе ПЛИС фирмы Xilinx, (Компоненты и технологии №4'2006)

Параметры, представленные на странице JTAG-диалоговой панели настройки интегрированной среды pBlaze IDE, используются для определения конфигурации цепочки периферийного сканирования, в состав которой входит кристалл ПЛИС, предназначенный для реализации разрабатываемой микропроцессорной системы.

Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 4. Моделирование в среде FPGA Advantage, (Компоненты и технологии №4'2006)

Данная статья продолжает описание маршрута проектирования FPGA Advantage, начатое в предыдущих номерах. Сегодня речь пойдет об интерактивном моделировании ранее созданного проекта.

Проектирование конфигурируемых процессоров на базе ПЛИС. Часть 3, (Компоненты и технологии №4'2006)

В предыдущих частях статьи были рассмотрены шаблоны описания софт-процессоров различных типов. Очевидно, что архитектура, система команд и функциональные возможности таких процессоров могут быть самыми разнообразными. Для наиболее эффективного использования ресурсов ПЛИС, а также с учетом того, что программируемые микросхемы обладают несколько худшими показателями производительности, чем ASIC, имеет смысл рассмотреть подходы к повышению производительности софт-процессоров и наиболее эффективные архитектуры, хорошо согласующиеся с возможностями устройств программируемой логики.

Проектирование на программируемых системах на кристалле PSoC Cypress. Часть 1, (Компоненты и технологии №4'2006)

Необходимость данной публикации вызвана, по мнению автора, недостатком русскоязычных материалов, посвященных проектированию на микросхемах PSoC. Конечно, рассмотреть в рамках статьи все особенности микросхем PSoC не представляется возможным, так как одно только техническое руководство имеет объем свыше пятисот страниц.

Обзор современных ПЛИС и САПР фирмы Xilinx, (Компоненты и технологии №3'2006)

С 1984 года, когда впервые в мире Xilinx выпустила программируемые логические интегральные схемы (ПЛИС) с архитектурой FPGA (Field Programmable Gate Array), и по настоящее время компания является ведущим мировым производителем микросхем программируемой логики.

Проектирование конфигурируемых процессоров на базе ПЛИС. Часть 2, (Компоненты и технологии №3'2006)

В предыдущей части статьи рассматривались общие вопросы проектирования процессоров на VHDL для их реализации в ПЛИС и пример процессора, использующего память программ с асинхронным интерфейсом. На этот раз анализируется использование блочной памяти ПЛИС с синхронным интерфейсом для повышения тактовой частоты проекта и создания устройства, пригодного к применению на практике.

Программирование конфигурационной памяти встраиваемой системы, реализуемой на основе микропроцессорного ядра семейства PicoBlaze в ПЛИС фирмы Xilinx, (Компоненты и технологии №2'2006)

В представленной ранее серии публикаций [1, 2], посвященных применению конфигурируемых микропроцессорных ядер фирмы Xilinx [3–7], было дано подробное описание основных этапов разработки встраиваемых систем на основе восьмиразрядных ядер семейства PicoBlaze.

Проектирование конфигурируемых процессоров на базе ПЛИС. Часть 1, (Компоненты и технологии №2'2006)

Долгое время программируемые логические интегральные схемы выступали в качестве дополнения к микропроцессору, обеспечивая эффективное выполнение вспомогательных операций и определенный запас гибкости при построении цифровых интерфейсов. Однако в последнее время улучшение технических характеристик ПЛИС позволяет им приобретать все большую функциональность процессоров, превращаясь из «рассыпной логики-на-кристалле» в «систему-на-кристалле». Данная статья посвящена вопросам проектирования конфигурируемых, или софтпроцессоров, которые способны придать проекту на базе ПЛИС все элементы стандартной микроконтроллерной системы, включая возможность программирования полученного устройства с помощью обычных языков высокого уровня.

Новые семейства ПЛИС фирмы Actel, (Компоненты и технологии №9'2005)

В статье рассматриваются программируемые логические интегральные схемы (ПЛИС) корпорации Actel. Приводятся технические характеристики микросхем, области их применения и тенденции развития.

Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 3, (Компоненты и технологии №9'2005)

Настоящая статья является продолжением описания маршрута проектирования FPGA Advantage, начатого в журнале «Компоненты и технологии», № 7`2005. В ней пойдет речь о создании конечного автомата (State Machine) в пакете HDL Designer.

Система автоматизированного проектирования программируемых аналоговых интегральных схем AnadigmDesigner 2. Часть 2.2. Особенности разработки проектов в среде программирования ПАИС Anadigm, (Компоненты и технологии №9'2005)

Мы заканчиваем серию статей, посвященных новому продукту на российском рынке электронных компонентов — программируемым аналоговым интегральным схемам (ПАИС). В этом цикле мы кратко рассмотрим две подпрограммы, входящие в комплект AnadigmDesigner®2 — системы автоматизированного проектирования фильтров и пропорционально-интегрально-дифференциальных регуляторов.

Системы на кристалле на базе ПЛИС FPGA Xilinx с встроенными процессорами PowerPC. Часть 3, (Компоненты и технологии №9'2005)

Завершающая часть статьи дает информацию о начале работы с системами на базе FPGA фирмы Xilinx, содержащими на кристалле аппаратные ядра PowerPC. Рассматривается маршрут проектирования аппаратного и программного обеспечения систем на кристалле, а также отладочные платы на базе PSoC фирмы Xilinx, хорошо подходящие в качестве платформы для освоения данной технологии.

Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 2, (Компоненты и технологии №8'2005)

Данная статья является продолжением описания маршрута проектирования FPGA Advantage, начатого в «КиТ» № 07'2005. В ней речь пойдёт о создании в пакете HDL Designer блок-диаграммы.

Система автоматизированного проектирования программируемых аналоговых интегральных схем AnadigmDesigner 2. Часть 2.1. Особенности разработки проектов в среде программирования ПАИС Anadigm, (Компоненты и технологии №8'2005)

Мы продолжаем серию статей, посвященных новому продукту на российском рынке электронных компонентов — программируемым аналоговым интегральным схемам (ПАИС). В этом цикле мы продолжаем рассмотрение особенностей работы в среде программирования ПАИС Anadigm и расскажем о самом интересном моменте — разработке динамически переконфигурируемых устройств.

Системы на кристалле на базе ПЛИС FPGA Xilinx с встроенными процессорами PowerPC. Часть 2, (Компоненты и технологии №8'2005)

В предыдущей части статьи была приведена вводная информация по ПЛИС фирмы Xilinx, содержащим на кристалле ядро процессора PowerPC. Эти ПЛИС представляют собой устройства с очень большим объемом программируемых ресурсов и весьма высокой ценой, поэтому проектирование систем на их основе является достаточно ответственной задачей. В связи с этим важно иметь хорошее представление о расположенном на кристалле процессорном ядре, вокруг которого часто и выполняется построение системы на кристалле.

Виртуальные кнопки и светодиоды, или неизвестное обо всем известном JTAG-сканировании, (Компоненты и технологии №7'2005)

Да, именно так хочется начать эту статью. Почти два года прошло с тех пор, когда была опубликована моя последняя статья. Спасибо всем тем, кто читает мои статьи, а тем более спасибо тем, кто мне пишет.

Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 1, (Компоненты и технологии №7'2005)

Учитывая большой интерес к средствам проектирования ПЛИС, а также недостаток соответствующей литературы на русском языке, мы начинаем серию публикаций, целью которой является познакомить инженеров с основами проектирования в маршруте FPGA Advantage. В дальнейшем предполагается также уделить внимание другим этапам маршрута проектирования, особенно интеграции с проектированием печатных плат.

Система автоматизированного проектирования программируемых аналоговых интегральных схем AnadigmDesigner 2. Часть 2, (Компоненты и технологии №7'2005)

3.5. Раскрывающееся меню «Settings»
В раскрывающемся меню «Settings» объединены всевозможные настройки программного обеспечения AnadigmDesigner®2 и разрабатываемых устройств.

Системы на кристалле на базе ПЛИС FPGA Xilinx со встроенными процессорами PowerPC. Часть 1, (Компоненты и технологии №7'2005)

Первая часть статьи (всего их будет три) содержит вводную информацию, в том числе описание архитектуры программируемых «систем-на-кристалле» и продукции различных производителей, а также основные характеристики семейств Virtex-II Pro и Virtex-4 FX фирмы Xilinx, представляющих собой ПЛИС с процессорными ядрами семейства PowerPC. В двух последующих публикациях будет рассказано об архитектуре семейства процессоров PowerPC и ядра PowerPC-405, реализованного аппаратно в упомянутых ПЛИС, и рассмотрено начало работы с «системами-на-кристалле», в том числе описан интересный режим Ultra Controller, который существенно облегчает разработку простых систем на базе PowerPC.

Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейств Spartan-3, Virtex-II и Virtex-IIPRO, (Компоненты и технологии №6'2005)

Группа арифметических команд микропроцессорного ядра PicoBlaze, предназначенного для использования в кристаллах семейств Spartan-3, Virtex-II, Virtex-IIPRO и Virtex-4

Система автоматизированного проектирования программируемых аналоговых интегральных схем AnadigmDesigner 2. Часть 1.2. Знакомство с интерфейсом, (Компоненты и технологии №6'2005)

Мы продолжаем серию статей, посвященных новому продукту на Российском рынке электронных компонентов — программируемым аналоговым интегральным схемам (ПАИС). В этом цикле мы начинаем подробное рассмотрение работы с программным обеспечением для разработки проектов на базе ПАИС Anadigm®.

Сравнительный анализ архитектуры основных семейств ПЛИС FPGA фирмы Xilinx, (Компоненты и технологии №6'2005)

В первой части статьи обсуждались общие вопросы сравнения характеристик ПЛИС. Приведенные в ней сведения позволяют сделать вывод, что оценка устройств с архитектурой FPGA — довольно неоднозначный процесс, требующий тщательного и всестороннего изучения. В современных условиях основными производителями ПЛИС предлагаются две линейки продукции FPGA, соответствующие высокопроизводительному и бюджетному решению. Выбор наиболее подходящей для конкретных условий элементной базы может быть сделан только при наличии информации о том, в чем именно более дешевые ПЛИС уступают hi-end изделиям.

Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейств Spartan-3, Virtex-II и Virtex-IIPRO, (Компоненты и технологии №5'2005)

В представленных ранее публикациях цикла [1–5], посвященного рассмотрению встраиваемых восьмиразрядных микропроцессорных ядер семейства PicoBlaze™, реализуемых на основе ПЛИС фирмы Xilinx®, были приведены сведения о трех представителях этого семейства. После начала серийного выпуска кристаллов новой серии с архитектурой FPGA (Field Programmable Gate Array) Spartan™-3 [7] фирмой Xilinx была разработана соответствующая версия микропроцессорного ядра PicoBlaze, которая предназначена в первую очередь для применения в проектах, реализуемых на основе ПЛИС этого семейства. Кроме того, новая версия ядра PicoBlaze может успешно использоваться в качестве основы для проектирования «систем-на-кристалле» (System-on-Chip), выполняемых на базе ПЛИС семейств Virtex™-II и Virtex-IIPRO™.

Программируемые системы на кристалле. Часть 2. Графический генератор приложений PSoC Express, (Компоненты и технологии №5'2005)

Продолжаем рассказ о программируемых системах на кристалле PSoC Cypress. В данной статье вы познакомитесь с новым графическим редактором приложений PSoC Express.

Система автоматизированного проектирования программируемых аналоговых интегральных схем AnadigmDesigner 2. Часть 1.1. Знакомство с интерфейсом, (Компоненты и технологии №5'2005)

Мы продолжаем серию статей, посвященных новому продукту на Российском рынке электронных компонентов — программируемым аналоговым интегральным схемам (ПАИС). В этом цикле будет рассмотрено программное обеспечение для разработки проектов на базе ПАИС Anadigm®.

Сравнительный анализ архитектуры основных семейств ПЛИС FPGA фирмы Xilinx , (Компоненты и технологии №5'2005)

В настоящее время основные производители ПЛИС FPGA поддерживают как минимум две серии этих устройств. Одна из серий представляет собой наиболее производительный (и дорогой) вариант реализации программируемых устройств, в то время как вторая обеспечивает приемлемый уровень функциональности и производительности по существенно меньшей цене. Это справедливо и для ПЛИС фирмы Altera (серии Stratix и Cyclone), и для ПЛИС Xilinx (Virtex и Spartan). В данной статье проводится сравнительный анализ технических характеристик основных серий FPGA фирмы Xilinx.

Программируемые аналоговые интегральные схемы Anadigm. Часть 2. Загрузка конфигурации, (Компоненты и технологии №3'2005)

Мы продолжаем серию статей, посвященных новому продукту на российском рынке электронных компонентов — программируемым аналоговым интегральным схемам (ПАИС). В этой статье рассмотрены вопросы загрузки данных конфигурации в ПАИС.

Тестер цифровых БИС на базе JTAG, поддерживающих технологию перифирийного сканирования, (Компоненты и технологии №3'2005)

Термином JTAG обозначают совокупность средств и операций, позволяющих проводить тестирование БИС без физического доступа к каждому ее выводу.

Эволюция ПЛИС серии Spartan с архитектурой FPGA, (Компоненты и технологии №3'2005)

В конце 90"х годов фирма Xilinx начала выпуск ПЛИС серии Spartan с архитектурой FPGA. За прошедшее время они существенно изменились, превратившись в эффективные и недорогие цифровые устройства, способные функционировать как самостоятельно, так и в составе микропроцессорной системы. Появление в марте 2005 года нового семейства Spartan"3E является хорошим поводом как рассмотреть характеристики этих весьма интересных устройств, так и проанализировать эволюцию серии Spartan вообще.

Программируемые аналоговые интегральные схемы Anadigm. Часть 1.2. Структура и характеристики, (Компоненты и технологии №2'2005)

Мы продолжаем серию статей, посвященных новому продукту на российском рынке электронных компонентов — программируемым аналоговым интегральным схемам (ПАИС). В данной статье рассмотрено назначение выводов конфигурационной логики ПАИС.

Разработка программного обеспечения микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №2'2005)

Настоящая статья является продолжением цикла публикаций , в котором рассматривается процесс проектирования встраиваемых микропроцессорных систем, реализуемых в ПЛИС семейств FPGA фирмы Xilinx с использованием тридцатидвухразрядного ядра MicroBlaze.

Программируемые аналоговые интегральные схемы Anadigm. Часть 1.1. Структура и характеристики, (Компоненты и технологии №1'2005)

Мы начинаем серию статей, посвященных новому для российского рынка продукту — программируемым аналоговым интегральным схемам (ПАИС). В данной статье рассмотрены структура и принципы работы аналоговой части ПАИС.

Разработка спецификации программных средств микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №1'2005)

В предыдущей части данного цикла публикаций был подробно представлен процесспроектирования в САПР Xilinx Embedded Development Kit (EDK) аппаратной части встраиваемой микропроцессорной системы на основе 32-разрядного ядра MicroBlaze.

Эволюция ПЛИС серии Virtex, (Компоненты и технологии №1'2005)

Устройства программируемой логики с архитектурой FPGA были впервые представлены американской фирмой Xilinx в 1985 году. За почти 20&летнюю историю своего существования эти микросхемы прошли длительный путь развития, превратившись в итоге из экзотического и редкого инструмента в мощное средство быстрой разработки оригинальных цифровых устройств.

Реализация аппаратной платформы микропроцессорной системы, проектируемой на основе ядра MicroBlaze, в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №9'2004)

В предыдущих номерах журнала были подробно рассмотрены процедуры создания нового проекта микропроцессорной системы на основе 32"разрядного ядра MicroBlaze в САПР Xilinx Embedded Development Kit (EDK) и формирования спецификации аппаратной платформы.

Импортозамещающая технология ПЛИС-БМК. Часть II. Перевод проектов ПЛИС в полузаказные БИС по технологии ПЛИС-БМК, (Компоненты и технологии №8'2004)

В течение последних 10 лет позиции российской микроэлектроники на отечественном рынке в значительной мере оказались занятыми зарубежными фирмами, предложившими отечественным приборостроителям широкий спектр изделий. К чести отечественных разработчиков радиоэлектронной аппаратуры (РЭА) следует сказать, что они довольно быстро освоили не только сами микроэлектронные компоненты, но и самые современные зарубежные технологии разработки, производства и отладки радиоэлектронной аппаратуры коммерческого и индустриального назначения на их основе.

Формирование спецификации аппаратной платформы микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №8'2004)

Вся необходимая информация о подключении портов компонентов, которые не связаны с основными шинами, заносится в таблицу, расположенную в левой части страницы Ports диалоговой панели создания и редактирования спецификации аппаратной платформы.

Импортозамещающая технология ПЛИС:БМК. Часть I. Разработка радиоэлектронной аппаратуры двойного применения, (Компоненты и технологии №7'2004)

В течение последних 10 лет позиции российской микроэлектроники на отечественном рынке в значительной мере оказались занятыми зарубежными фирмами, предложившими отечественным приборостроителям широкий спектр изделий. К чести отечественных разработчиков радиоэлектронной аппаратуры (РЭА) следует сказать, что они довольно быстро освоили не только сами микроэлектронные компоненты, но и самые современные зарубежные технологии разработки, производства и отладки радиоэлектронной аппаратуры коммерческого и индустриального назначения на их основе.

Формирование спецификации аппаратной платформы микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №7'2004)

В предыдущей публикации цикла был детально рассмотрен процесс создания нового проекта микропроцессорной системы на основе тридцатидвухразрядного ядра MicroBlaze в САПР Xilinx Embedded Development Kit (EDK).

Создание проекта микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №6'2004)

Продолжая цикл публикаций о семействе 32-разрядных микропроцессорных ядер MicroBlaze™, предназначенных для реализации на основе FPGA фирмы Xilinx, переходим к практическому изучению этапов проектирования встраиваемых систем в рамках пакета Xilinx Embedded Development Kit (EDK).

Состояние рынка и расширение сферы применения ПЛИС, (Компоненты и технологии №5'2004)

Программируемые логические интегральные схемы (ПЛИС) и инструментальные средства разработки проектов на их основе представляют собой платформу для создания реконфигурируемых высокопроизводительных цифровых систем и устройств с минимальными материальными затратами и сокращенным временем на проектирование.

Использование контроллера SDRAM реконфигурируемых систем на кристалле семейства A7 фирмы Triscend, (Компоненты и технологии №4'2004)

Реконфигурируемые системы на кристалле (CSoC) семейства A7 фирмы Triscend [1] имеют в своем составе аппаратный блок интерфейса внешней памяти MSSIU (Memory Sub-System Interface Unite), который позволяет работать с различными видами внешней памяти — статической (Flash-ПЗУ, SRAM) и синхронной динамической (SDRAM). Наибольшей информационной емкостью и наименьшей стоимостью хранения бита информации обладают микросхемы динамической памяти. Рассмотрим возможности встроенного аппаратного интерфейса CSoC семейства A7 при организации подсистемы динамической памяти в устройствах цифровой обработки сигналов.

Преобразователи аналоговых сигналов фирмы Weidmuller, (Компоненты и технологии №4'2004)

Немецкая фирма Weidmuller Interface — известный производитель компонентов для автоматизации промышленных объектов и инсталляции зданий. Она хорошо известна как производитель клемм, разъемов и электромонтажного инструмента высочайшего класса. Вместе с тем одним из основных направлений деятельности фирмы является производство недорогих электронных модулей преобразователей для обработки аналоговых сигналов и защиты контроллеров при решении задач промышленной автоматизации.

Применение технологии разработки «систем на кристалле» на платформе ПЛИС, (Компоненты и технологии №4'2004)

Развитие современных электронных систем управления, сбора и обработки данных, их постоянно растущие сложность и ресурсоемкое, а также необходимость увеличения темпов разработки требуют создания новых классов функционально сложных изделий микроэлектроники и внедрения принципиально новых подходов и технологических принципов разработки микроэлектронных устройств.<

Об одном подходе к снижению трудоемкости на этапе проверки функционирования электронных устройств на ПЛИС, (Компоненты и технологии №3'2004)

В настоящее время при разработке сложных цифровых изделий приобретают все большую популярность программируемые логические интегральные схемы (ПЛИС). На этапе производства цифровых электронных устройств на базе ПЛИС можно выделить два этапа контроля работоспособности продукции - входной контроль ПЛИС и функциональный контроль устройства в целом.

Управление шаговым электродвигателем с помощью ПЛИС, (Компоненты и технологии №3'2004)

Шаговые двигатели (ШД) представляют собой электромеханические устройства, преобразующие сигнал управления в угловое или линейное перемещение ротора с фиксацией его в заданном положении без обратной связи. Для формирования сигналов управления можно использовать устройство на основе ПЛИС класса CPLD фирмы Altera.

Экономическая эффективность применения ПЛИС Actel, (Компоненты и технологии №3'2004)

Actel Corporation — производитель самой надежной платформы программируемой логики (ПЛИС) для тяжелых условий эксплуатации. С момента выпуска первых изделий в 1988 году, Actel является признанным мировым лидером в отрасли, что обусловлено высокой надежностью изделий и уникальными техническими характеристиками.

Устройство управления двигателем на ПЛИС, (Компоненты и технологии №2'2004)

В цифровых системах автоматического управления широко используют асинхронные двигатели, обладающие известными достоинствами по сравнению с двигателями постоянного тока [1]. Применение дискретного электропривода с двухфазным асинхронным двигателем обусловлено такими его преимуществами, как простота и гибкость системы управления, отсутствие настройки параметров привода, бесконтактность двигателя. Обычно схемы систем управления такими двигателями состоят из слаботочной (управляющей) и силовой частей [2]. Основным назначением управляющей части является преобразование суммарного сигнала регулирования, заданного в цифровом коде, в последовательность импульсов управления силовой частью.

ACTEL - новые технологии программируемой логики, (Компоненты и технологии №1'2004)

Интервью с директором официального представительства Actel Corporation в России и на Украине г-ном Александром Поповичем.

Сопряжение схем дифференциальной логики разных типов, (Компоненты и технологии №1'2004)

Разработка интерфейса для высокоскоростных линий передачи данных всегда являлась одной из самых критически значимых задач, определяющих работоспособность всей проектируемой системы. Функциональная несовместимость входов и выходов различных типов логики представляет существенную проблему, которая часто оказывает серьезное влияние на процесс разработки и время выхода изделия на рынок. В высокоскоростных системах дифференциальные входы и выходы, например, LVDS (низковольтная передача дифференциальных сигналов), LVPECL (низковольтная положительная эмиттерно-связанная логика) и CML (логика с токовыми переключателями) становятся все более и более популярными из-за их способности подавлять синфазные шумы. Однако переход между разными типами логики может быть весьма проблематичным, если не будут учтены все конструктивные различия интерфейсов.

WindPower ICE — средства отладки программного обеспечения систем на кристалле , (Компоненты и технологии №9'2003)

Современные цифровые системы на кристалле (SoC) все более усложняются. Производители стали включать в состав таких устройств процессорное ядро. В качестве примера можно привести ПЛИС FPGA Xilinx Virtex-II Pro, содержащую процессорное ядро с архитектурой PowerPC, или Altera Excalibur, содержащую процессорное ядро ARM. Для отладки программного обеспечения таких устройств можно применять те же средства разработки, что и для микропроцессоров этих архитектур, но есть некоторые нюансы, требующие внимания.

Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейства CoolRunner-II, (Компоненты и технологии №7'2003)

В предыдущих публикациях данного цикла [1–3] были рассмотрены элементы семейства 8-разрядных микропроцессорных ядер PicoBlaze, предназначенные для использования в проектах, которые выполнются на базе ПЛИС серий FPGA фирмы Xilinx. Несмотря на то, что кристаллы серий CPLD обладают значительно меньшими функциональными возможностями по сравнению с представителями семейств FPGA, некоторые из них могут применятся для реализации встраиваемых микропроцессорных систем. Для этих целей фирма Xilinx предлагает наиболее компактную версию микропроцессорного ядра PicoBlaze, которая предназначена для применения в проектах, реализуемых на основе ПЛИС семейства CoolRunner?II.

Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейства Virtex-II, (Компоненты и технологии №6'2003)

Микропроцессорное ядро PicoBIaze, предназначенное для применения в проектах, реализуемых на основе ПЛИС семейств Virtex-II, отличается от других представителей этого семейства наиболее широкими функциональными возможностями.

Система команд микропроцессорного ядра PicoBlaze, реализуемого на основе ПЛИС семейств Spartan-II, Spartan-IIE, Virtex, Virtex-E, (Компоненты и технологии №5'2003)

Продолжаем ознакомление с микропроцессорным модулем PicoBIaze, предназначенным для применения в проектах, реализуемых на основе ПЛИС семейств Spartan-II, Spartan-IIT, Virtex, Virtex-E.

Серия перепрограммируемых ПЛИС FPGA – ProASICPLUS. Часть 2, (Компоненты и технологии №3'2003)

Данная статья посвящена выходу на российский рынок нового поставщика микросхем для устройств повышенной надежности - компании Actel, ее продукции и технологии.

ULC – альтернатива FPGA / CPLD для массового производства, (Компоненты и технологии №2'2003)

Микросхемы программируемой логики развиваются стремительно, как и все средства электронной и вычеслительной техники: увеличивается сложность, степень интеграции, логическая емкость кристаллов. ULC - это следующий этап развития программируемой логики для массового производства. По своим параметрам (количество вентилей/объем производства микросхем) ULC располагается между FPGA//CPLD и ASIC. Конвертирование уже существующих проектов на основе FPGA//CPLD в ULC позволяет снизить цену применяемого кристалла (в зависимости от типа используемой ранее микросхемы программируемой логики и объема производства) до 80%. Технология ULC была в первые применена фирмой Temic в 1985 году, сейчас этот бизнес принадлежит фирме Atmel. Фирма Atmel уделяет большое внимание технологии ULC и планирует развивать ее в дальнейшем. Особенности технологии ULC рассматриваются в этой статье.

Микросхемы ПЛИС FPGA фирмы Actel, (Компоненты и технологии №2'2003)

Данная статья посвящена выходу на российский рынок нового поставщика микросхем для устройств повышенной надежности - фирмы Actel, ее продукции и технологиям.

Программируемые системы на кристалле компании Cypress Semiconductor, (Компоненты и технологии №2'2003)

Программируемые системы на кристалле представляют относительно новый и развивающийся сектор на рынке электронных компонентов. Разработки в этой области ведет ряд мировых производителей, продукция которых нацелена на интеграцию разных структур на одном чипе.

Современные ПЛИС. Продукция компании Lattice Semiconductor, (Компоненты и технологии №6'2002)

Как известно, особенностью российской электроники является достаточно консервативный подход разработчиков к выбору элементной базы. Это связано, во-первых, со значительными сложностями поставок на первый взгляд интересной элементной базы и, во-вторых, с определенным информационным голодом, особенно с отсутствием подробных русскоязычных материалов по применению той или иной элементной базы.

Современные системы проектирования для ПЛИС. Пакет Libero фирмы Actel, (Компоненты и технологии №6'2002)

www.actel.com) была основана в 1985 году. Особенностью ПЛИС, производимых этой компанией, является применение так называемой технологии Antifuse, представляющей собой создание металлизированной перемычки при программировании.

Применение перепрограммируемых конфигурационных приборов АТ17(А) фирмы ATMEL для ПЛИС FPGA фирм ALTERA и XILINX, (Компоненты и технологии №5'2002)

Известны три основных типа электронных приборов, три кита, на которых сегодня держится практически вся электроника: микроконтроллеры популярной 8-разрядной серии MCS51, применяемые для управления не слишком быстрыми устройствами или для обработки сигналов по сравнительно простым алгоритмам, DSP-процессоры, используемые при сложных и скоростных вычислениях, и приборы программируемой логики PLD, вобравшие в себя всю промежуточную и сопрягающую логику.

Микросхемы стандартной логики производства Philips Semiconductors, (Компоненты и технологии №7'2001)

В настоящей статье рассмотрены основные характеристики семейств стандартной логики Philips Semiconductors, которые были представлены на семинаре, проведенном 27 сентября 2001 г.

Системы на кристалле: общее представление и тенденции развития, (Компоненты и технологии №6'2001)

Выражение «система на кристалле» не является, строго говоря, термином. Это понятие отражает общую тенденцию к повышению уровня интеграции за счет интеграции функций» «Под приборами класса «система-на-кристалле» в общем случае понимаются приборы, на едином кристалле которых интегрированы процессор (процессоры, в том числе специализированные), некоторый объем памяти, ряд периферийных устройств и интерфейсов, — то есть максимум того, что необходимо для решения задач, поставленных перед системой.

ПЛИС CPLD компании Xilinx с малым потреблением. Серия CoolRunner, (Компоненты и технологии №5'2001)

Выпускаемые в настоящее время ПЛИС c архитектурой CPLD представляют собой программируемые пользователем интегральные схемы малой логической емкости (до 13 000 вентилей), которые могут перепрограммироваться непосредственно в устройстве и сохранять конфигурацию при выключенном питании.

ПЛИС фирмы Xilinx: семейство SpartanTM-II, (Компоненты и технологии №3'2001)

В начале 1998 г. компания Xilinx выпустила новую серию ПЛИС с архитектурой FPGA — семейство Spartan. Данная серия предназначена для использования в серийных проектах как альтернатива заказным специализированным ИМС.

DSP + PCI = ПЛИС, (Компоненты и технологии №8'2000)

Все больше появляется задач по скоростному вводу потоков данных в компьютер. Тут и задачи связи, и обработка видеосигналов, и многое другое, что требует высокой производительности.

Однокристальная реализация алгоритма БПФ на ПЛИС фирмы Xilinx, (Компоненты и технологии №5'2000)

В общем случае при построении М-модуля БПФ можно пойти несколькими путями: либо спроектировать модули с малыми занимаемыми объемами, большим временем преобразования и малой скоростью поступления входных данных (до 15 МГц), либо реализовать скользящий БПФ с малым временем преобразования и большой скоростью поступления данных (до 150 МГц).

Однокристальная реализация алгоритма БПФ на ПЛИС фирмы Xilinx, (Компоненты и технологии №4'2000)

Рассматриваются предпосылки и методика однокристальной реализации быстрого преобразования Фурье на приборах программируемой логики фирмы Xilinx. Приводятся реальные показатели по быстродействию и занимаемому объему модулей, созданных на ряде инструментальных средств отечественного производства.

Повышение гибкости устройств c шиной PCI, (Компоненты и технологии №2'2000)

Устройства на шине PCI чаще всего представляют собой некоторый предпроцессор сигналов, аналоговых или дискретных, выполненный на базе программируемых ПЛИС.

Программируемые аналоговые интегральные схемы. Жизнь продолжается?, (Компоненты и технологии №2'2000)

Место и значение ПЛИС при проектировании цифровых схем не нуждается в дополнительных комментариях. Поэтому вполне понятны устремления полупроводниковых компаний выпустить подобный по назначению и популярности компонент и для аналоговой схемотехники.

Топологическая и временная оптимизация проектов на ПЛИС XILINX, (Компоненты и технологии №1'2000)

Размещение упакованных макросов между собой производится аналогично размещению упакованных CLB в макросах. Отличие состоит лишь в том, что роль CLB здесь выполняют предварительно упакованные макросимволы, а размещение выполняется без абсолютной привязки макросов к физическим ресурсам ПЛИС.

Топологическая и временная оптимизация проектов на ПЛИС XILINX, (Компоненты и технологии №1'1999)

В статье рассматриваются основные принципы топологической и временной оптимизации проектов на ПЛИС Xilinx, позволяющие существенно повысить быстродействие и компактность устройств на ПЛИС, приводятся основные конструкции временных и топологических ограничений, их базовый синтаксис.