Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2003 №4

Микросхемы памяти с низким энергопотреблением от Аlliance Semiconductor

Дмитриев Владимир


Корпорация Alliance Semiconductor является одним из высокодинамичных производителей полупроводниковой памяти в мире.

Производство микросхем памяти остается одним из важнейших направлений развития компании.Номенклатура выпускаемых микросхем памяти включает в себя элементную базу, используемую в следующих областях высокоэффективных технологий:

  • Связь: системы передачи, сотовые телефоны, системы УАТС, пейджеры, маршрутизаторы, коммутаторы, концентраторы, модемы, платы сетевого интерфейса.
  • Вычислительная техника: персональные к мпьютеры, дисководы, устройства мультимедиа, принтеры.
  • Системы измерения и тестирования: промышленные, медицинские, стационарные и переносные.

Номенклатура производимой корпорацией полупроводниковой памяти включает статическую оперативную память (SRAM), динамическую оперативную память (DRAM), флэш-память и комбинированные устройства «память/логика ». Статическая оперативная память, в свою очередь, ключает в себя компоненты синхронной, быстрой асинхронной памяти и микросхемы с низким энергопотреблением, изготавливаемые на основе шеститранзисторной сверхэкономичной технологии Intelliwatt, а также микросхемы однотранзисторной псевдостатической оперативной памяти.

Стратегия развития производства статической оперативной памяти со сверхнизким энергопотреблением хорошо иллюстрирует рис.1. Она характеризуется неуклонным ростом объема памяти, совместимостью с другими микросхемами SRAM по функциональным возможностям и корпусу.

Стратегия развития микросхем памяти на основе сверхнизкой потребляемой мощности

Направления развития данной технологии хорошо просматриваются на рис.2. Сохраняется тенденция использования самых совершенных типов корпуса (сейчас это BGA), сохранения времени д ступа к памяти при росте ее объема.

Направления развития микросхем памяти со сверхнизким энергопотреблением

Более подробно номенклатура выпускаемых и разрабатываемых изделий представлена в таблице 1.

Таблица 1. Номенклатура выпускаемых и разрабатываемых микросхем памяти со сверхнизким энергопотреблением
Super Low Power SRAM
Наименование Размер Структура Питание Скорость Тип корпуса Примечание
AS6UA5128 4 M 512 Kx8 2,3 –3,6 55 /70 BGA (48 /36 ) 7x11 mm BGA
AS6VA5128 2,7 –3,3 55 BGA (48 /36 ) 7x11 mm BGA
AS6WA5128 3,0 –3,6 55 BGA (48 /36 ) 7x11 mm BGA
AS6UA25616 256 Kx16 2,3 –3,6 55 /70 BGA (48),TSOP2 (44) 7x11 mm BGA
AS6VA25616 2,7 –3,3 55 BGA (48),TSOP2 (44) 7x11 mm BGA
AS6WA25616 3,0 –3,6 55 BGA (48),TSOP2 (44) 7x11 mm BGA
Super Low Power Pseudo SRAM
Наименование Размер Структура Vcc (V) I/O V Скорость Тип корпуса Примечание
AS5V25616 4 M 256 Kx16 3 3 60/70/85 BGA (48),KGD 6x8 mm BGA
AS5VY25616 3 1.8 60/70/85 BGA (48),KGD 6x8 mm BGA
AS5V51216 8 M 512 Kx16 3 3 60/70/85 BGA (48),KGD 6x8 mm BGA
AS5VY512163 3 1.8 60/70/85 BGA (48),KGD 6x8 mm BGA
AS5V1M16 16 M 1 Mx16 3 3 60/70/85 BGA (48),KGD 6x8 mm BGA
AS5VY1M16 3 1.8 60/70/85 BGA (48),KGD 6x8 mm BGA
AS3V2M16 32 M 2 Mx16 3 3 60/70/85 BGA (48),KGD
AS3Y2M16 1.8 1.8 60/70/85 BGA (48),KGD

Для асинхронной SRAM с низкой потребляемой мощностью (технология Intelliwatt) применяется следующая к дировка микросхем (на примере AS6UB25616-12TC) (см.табл.2).

Таблица 2. Кодировка микросхем асинхронной SRAM с низкой потребляемой мощностью
AS 6 UB 25616 –12 T C
AS X XX XXXXX XX X или XX C или I
Alliance-Semiconductor 6 =низкая мощность, асинхр.SRAM (технология Intelliwatt) Диапазон питающих напряжений,В:
SA =2,7 –5,5
UA =2,3 –3,6
UB =2,3 –3,6
VA =2,7 –3,3
WA =3,0 –3,6
YB =1,65 –2,2
Условный фирменный номер, соответствует емкости и организации памяти микросхемы (256 Кx16) Время доступа, нс Тип корпуса:
B =Chip Scale
T =TSOPI
HF =TSOP2 (Forward)
HR =TSOP2 (Reverse)
T =sTSOPI
SO =SOP
Диапазон температур:
C =коммерческий 0 … +70 °С
I =промышленный –40 … ++85 °С

Представим более подробно микросхемы памяти псевдостатической SRAM серии AS5VY51216 (AS5VYP51216). Основные параметры:

  • Промышленный, коммерческий и расширенный температурные диапазоны.
  • Организация памяти: 512 Kx16 бит.
  • Базовое напряжение питания 2,3 –3,3 В.
  • Напряжение вхoда/выхoда 1,65 –2,2 В.
  • Время доступа 55/70/85 нс.
  • Низкое энергопотребление в режимах ACTIVE и STANDBY: не более 165 мкВт при V CC =3,3 В и V CCQ =2,2 В.
  • Совместимость с другими микросхемами SRAM по размещению выводов и функциональным возможностям.
  • Совпадение длительностей времени д ступа и цикла функционирования.
  • Облегченная процедура расширения памяти через вх ды CS1, CS2, OE.
  • Широко распространенное распределение контактов.
  • Современная система корпуса и распределения выводов — 48-ball FBGA; 6,0x8,0 мм.
  • Защита от электростатического напряжения д 2000 В.
  • Предельное значение тока 200 мA.

Размещение штырьков на корпусе BGA-48 приведено на таблице 3.

Таблица 3. Размещение штырьков микросхемы на корпусе BGA 48 вид сверху
  1 2 3 4 5 6
A LB OE A0 A1 A2 CS2
B I/O8 UB A3 A4 CS1 I/O0
C I/O9 I/O10 A5 A6 I/O1 I/O2
D V SS I/O11 A17 A7 I/O3 V CC
E V CCQ I/O12 NC1 A16 I/O4 V SS
F I/O14 I/O13 A14 A15 I/O5 I/O6
G I/O15 NC 1 A12 A13 WE I/O7
H A18 A8 A9 A10 A11 NC 1

Логическая блок-схема управления микросхемой представлена на рис.3.

Логическая блок-схема управления микросхемой

Краткое описание принципов работы устройства

Микросхемы псевдостатической оперативной памяти (PSRAM) AS5VY51216 и AS5VYP51216 п строены на основе одного маломощного транзистора (1T) CMOS. Организация памяти 524, 288 16 бит. Устройства оптимизированы для условий медленного доступа к данным, низког энергопотребления и упрощенного интерфейса. Одинаковое время доступа к адресам ячеек памяти и цикла работы (t AA, t RC, t WC ), составляющее 55/70/85 нс, обеспечивает дополнительную экономию энергии. Значения высокого и низкого уровней (CS1 и CS2) позволяют без проблем построить системы расширения памяти. Выводы вхoда-выхoда (I/O0 … I//O15) имеют высокое вх дное сопротивление, когда микросхема не задействована (CS1 является высоким или CS2 низким, или UB и LB являются высокими), вых ды закрыты (OE High), UB и LB закрыты (UB, LB High), а также в течение цикла записи (CS1 является низким или CS2 является высоким и WE низким). Запись в устройство памяти производится установкой нижнего значения CS1, верхнего значения CS2 и перевода в режим записи включением нижнего значения WE. Если LB нах дится на нижнем уровне,данные с выводов I/O (I/O0 … I//O7)заносятся в область, определенную адресными выводами (A0 … A18).Если UB нах дится на нижнем уровне, данные с выводов I/O (I/O8 … I//O15) заносятся в область, определенную адресными выводами (A0 … A20). При записи внешние устройства могут использовать I/O только после того, как вых ды становятся недоступными при доступном (OE) или (WE).

Считывание с устройства осуществляется выполнением Chip Select CS1 Low, CS2 High и Output Enable (OE) Low при том условии, что Write Enable (WE) High. Если выполняется Byte Low Enable (LB)Low, то данные из области, пределенной выводами адреса, поступают на выводы I/O0 … I//O7. Если выполняется Byte High Enable (UB)Low, то данные поступают на I/O8 … I//O15.

Данные устройства имеют неск лько выводов подключения источников питания и заземления, а также побайтовую запись и считывание. LB управляет I/O0-I/O7, а UB управляет I/O8-I/O15.

Все входы и вых ды микросхемы CMOS-совместимы, питание осуществляется от одног источника с напряжением питания в пределах 2,7 –3,3 В. Устройство размещено в корпусе типа JEDEC 48-ball FBGA.

Дополнительную информацию по продукции к мпании Alliance Semiconductor можно получить на сайте www.alsc.com .

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Другие статьи по данной теме:

Сообщить об ошибке