Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2009 №10

Принципы построения компактных моделей МОП транзисторов. Часть 1

Денисенко Виктор


Основой безошибочного проектирования глубоко субмикронных СБИС являются точные и достоверные компактные модели МОП транзисторов. Каждый шаг полупроводниковой технологии в направлении уменьшения размеров элементов приводит к обнаружению новых физических эффектов, для описания которых необходимы новые модели, учитывающие эти эффекты. В статье приводится обзор современных методов построения компактных моделей МОП транзисторов.

Все статьи цикла:

Основные принципы формирования уравнений компактных моделей

Компактными моделями называются модели транзисторов, предназначенные для схемотехнического проектирования электрических цепей и интегральных схем с помощью Spice-подобных программ моделирования [1]. Существенным различием между компактными моделями является выбор основных переменных, в терминах которых описываются физические процессы в транзисторе. Известные к настоящему времени компактные модели используют три различных подхода [2]. Раньше всех появились и наиболее широко применяются (c 60-х годов по настоящее время) модели, основанные на понятии порогового напряжения (Vft). К ним относятся Level1-Level3, MOS Model 9, BSIM3, BSIM4 и большинство других. Однако этот подход порождает слишком много трудноразрешимых проблем при моделировании транзисторов, изготовленных по технологии с проектными нормами менее 100 нм, с низким напряжением питания и предназначенных для аналоговых и радиочастотных цепей.

Альтернативный подход к синтезу компактных моделей основан на понятии заряда инверсионного слоя (q) и был развит в работах [3, 4]. Этот подход более реалистично описывает поведение транзистора во всех областях работы и поэтому позволяет уменьшить количество параметров модели при сохранении точности. Его недостатком является невозможность описания режима накопления (аккумуляции) заряда под затвором (который существенен для радиочастотных применений) и в области перекрытия затвором истока и стока. Плотность заряда в инверсионном слое также является неудобной величиной для описания шумовых свойств транзистора, разделения тока затвора в канале между истоком и стоком и, особенно, для описания неквазистатического режима на большом сигнале.

Указанных недостатков лишен метод, основанный на поверхностном потенциале (φ5) [5]. Этот метод обещает стать основой для создания компактных моделей следующих поколений [6]. Модели на базе поверхностного потенциала не требуют применения сглаживающих функций для «сшивания» подпороговой области и области сильной инверсии.

Недостатком моделей на основе поверхностного потенциала является необходимость итерационного решения нелинейного уравнения для определения поверхностного потенциала, что замедляет моделирование электрических цепей. Однако потеря времени компенсируется повышением точности [7]. В то же время итерационного решения можно избежать путем введения аппроксимации решения при небольшом снижении точности [5].

Физические процессы в МОП-транзисторе описываются следующей фундаментальной системой уравнений полупроводника [7]:

  • уравнением Пуассона:

    • уравнениями переноса:

    • уравнениями непрерывности:
    • уравнениями непрерывности:

    где q — элементарный заряд; εη´ — диэлектрическая проницаемость кремния; ND, NA — концентрации доноров и акцепторов; p, n — концентрации дырок и электронов; φ — электростатический потенциал; φη, φρ — квазипотенциал Ферми дырок и электронов соответственно; μη, — подвижности электронов и дырок; Dn, Dp — коэффициенты диффузии электронов и дырок; φΤ—тепловой потенциал; φΤ = kT/q, где k = 1,3806226х 10-23 [Дж/K] — постоянная Больцмана; Τ — абсолютная температура; q = 1,6021918х 1019 [Кл] — заряд электрона; n i — концентрация электронов в собственном полупроводнике:

    где E — ширина запрещенной зоны кремния:

    где E — ширина запрещенной зоны кремния:

Для учета квантовых эффектов эти уравнения нужно дополнить уравнением Шре-дингера. Используют также уравнения, описывающие баллистический перенос носителей. Однако такая система слишком сложна для описания транзисторов с целью моделирования электрических цепей. Ее используют только для приборно-технологического моделирования полупроводниковых приборов. Поэтому компактные модели создают путем использования множества предположений, позволяющих упростить систему (1)-(4) до такой степени, чтобы она позволила получить аналитическое решение, достаточно простое для использования в программах схемотехнического моделирования.

Наиболее существенными допущениями являются: деление транзистора на области (исток, сток, область пространственного заряда, область инверсии), предположения об одномерном протекании тока в канале, квазидвумерном распределении электрического поля (одномерное вдоль канала и не зависящее от поля, созданного пространственным зарядом), применении понятий средних и эффективных зарядов и потенциалов вместо их функций от координат. Используется также множество других упрощающих предположений.

Неизбежное упрощение физических процессов в транзисторе при его моделировании является основной причиной появления огромного числа параметров, а также снижения достоверности создаваемых моделей [10].

Все модели строятся по следующей схеме. Сначала получают уравнения тока в канале, предполагая, что все паразитные элементы отсутствуют, а транзистор имеет длинный и широкий канал. Затем учитывают все эффекты короткого и узкого канала; в последнюю очередь вводят учет паразитных элементов (p-n-переходов, токов утечки, паразитных сопротивлений и емкостей).

Далее рассматриваются только основные принципы получения уравнений компактных моделей n-канальных МОП-транзисторов. Полное описание можно найти в оригинальных работах, ссылки на которые даны по ходу дальнейшего изложения.

Подход к моделированию на основе порогового напряжения

В основанных на понятии порогового напряжения моделях принято считать, что плотность заряда в канале можно определить как плотность заряда плоского конденсатора, образованного затвором и каналом в предположении, что поверхностный потенциал в режиме сильной инверсии не зависит от напряжения на затворе. Плотность подвижного заряда в канале определяется разностью между напряжением на затворе и пороговым напряжением, при котором подвижный заряд в канале отсутствует. При таком подходе отсутствует необходимость решения нелинейного уравнения Пуассона (без допущения о пренебрежении подвижным зарядом).

Ниже рассмотрены основные принципы построения моделей такого типа. Более подробный вывод уравнений можно найти в монографиях [8, 11].

Ток стока

После приложения напряжения между затвором и подложкой (рис. 1) дырки под действием вертикального электрического поля уходят вглубь подложки, оставляя у поверхности область обеднения. По мере роста напряжения на затворе эта область расширяется, и при искривлении энергетических зон более чем на φρ наступает инверсия типа проводимости полупроводника, образуется инверсионный слой (канал) очень малой толщины (менее 1 нм), с большой концентрацией электронов. Если между истоком и стоком транзистора приложено напряжение, то по каналу протекает ток, плотность которого описывается уравнениями переноса (3). Для упрощения анализа предполагают, что падение напряжения от протекания тока канала не влияет на форму вертикальной компоненты электрического поля обедненного слоя (приближение плавного канала, δ2φ/δγ2<<δ2φ/δχ2), а плотность тока в канале определяется только концентрацией носителей и градиентом продольной составляющей поля. Это позволяет вместо решения трехмерной системы уравнений (1)-(4) обойтись двумя одномерными уравнениями (квазидвумерное приближение) — одномерным уравнением Пуассона для координаты x и одномерным уравнением переноса для координаты y.

Рис. 1. Упрощенная физическая структура субмикронного МОП-транзистора: ОПЗ — область пространственного заряда; SiO2 — подзатворный диэлектрик; tox — толщина окисла; Xj — глубина залегания £-л-переходов; W — ширина канала; L — длина канала; Lmask — длина канала по фотошаблону; Vd, Vg, Vb, Vs — напряжения (потенциалы) стока, затвора, подложки и истока соответственно

В квазидвумерном приближении плотность тока в канале jds описывается одномерным уравнением переноса электронов (считается, что ток дырок пренебрежимо мал), которое можно получить, подставив (2) в (3) и используя известное соотношение Dn = μηφΤ

где у — координата, направленная от истока к стоку (рис. 1), Фп — квазипотенциал Ферми электронов.

Используя понятие эффективной ширины канала Wf, обозначив плотность подвижного заряда в канале через Qinv(y) = qxn(y) и ток в точке с координатой у через Ids(y), перепишем (5) в виде:

Вследствие принципиально двумерного распределения заряда в обедненной области короткоканального транзистора под затвором выражение для Qinv(y) получить достаточно непросто. Однако такое решение найдено в работе [11]. Опишем кратко его вывод, чтобы понять, какие при этом принимаются допущения. В описываемом походе к моделированию процессов в МОП-транзисторе невозможно получить одно общее выражение для подпороговой области и области сильной инверсии. Два этих режима рассматриваются отдельно, а полученные уравнения впоследствии «сшиваются» с помощью сглаживающей функции.

Заряд инверсионного слоя в подпороговой области

В области слабой инверсии (подпороговая область работы МОП-транзистора) поверхностная плотность заряда электронов в канале при нулевом напряжении на стоке, очевидно, равна:

где nch — концентрация электронов в инверсионном слое (канале).

Поскольку вдоль координаты x в статическом режиме выполняется условие термодинамического равновесия Фп = фР, концентрацию носителей в инверсионном слое в зависимости от координаты x можно выразить из (2) как:

где np0 = niexp(-фFT) — концентрация электронов при φ(Χ) = 0.

Поскольку в режиме слабой инверсии концентрация электронов у поверхности много меньше, чем концентрация примеси Nch, зависимость потенциала в полупроводнике от расстояния до поверхности можно получить, решая одномерное уравнение Пуассона (1) при условии, что плотность заряда не зависит от координаты и равна qxNЛ [12]:

xd — глубина обедненной области под затвором.

Из последнего выражения получим:

Поскольку толщина инверсионного слоя примерно на два порядка меньше, чем толщина обедненного слоя подложки, выражение (9) можно достаточно точно заменить линейным членом ряда Тэйлора:

Подставляя (12) в (8) и полученное выражение в (7), а также учитывая, что в равновесии np0 = Nch, получим:

Учитывая соотношения (13) и (11), окончательно получим:

Величина поверхностного потенциала φ5, наведенного напряжением на затворе, определяется емкостным делителем, образованным емкостью окисла Cox и емкостью обедненного слоя Q, то есть:

где Vth — пороговое напряжение МОП-структуры; Vf — подстраиваемый параметр, необходимость которого вызвана тем, что пороговое напряжение, введенное при условии сильной инверсии полупроводника, непригодно для описания процессов в области слабой инверсии в силу множества упрощений, использованных при аналитическом описании процессов в субмикронном транзисторе.

Введем обозначения:

Тогда выражение (15) для поверхностного заряда в области слабой инверсии полупроводника можно записать в виде:

В силу принципиально двумерного (по крайней мере) характера физических процессов в субмикронном транзисторе параметр m зависит от напряжения на стоке и подложке, а также от координаты y. Модель BSIM3v3 [11] использует следующее выражение для этого параметра:

Подставляя (12) в (8) и полученное выражение в (7), а также учитывая, что в равновесии np0 = Nch, получим:

(заметим, что Cdepl≠ Cd, где Cd — статическая емкость обедненного слоя под затвором);

Cit — емкость ловушек на границе раздела диэлектрик-полупроводник. В хорошо отработанной технологии поверхностная плотность ловушек не превышает 1010 см-2, поэтому в большинстве случаев ими можно пренебречь. Остальные параметры являются входными параметрами модели BSIM3v3 [11].

Из (20) следует, что величина m не зависит от напряжения на затворе. Это означает, что зависимость логарифма тока стока от напряжения на затворе в подпороговой области представляет собой идеально прямую линию (в рамках принятых опущений), наклон которой зависит от напряжения на подложке и стоке.

Для учета неоднородного (по длине канала) влияния напряжения на стоке на плотность заряда в инверсионном слое BSIM3v3 вместо (19) использует выражение:

Если напряжение на затворе меньше порогового, то в линейной (триодной) области характеристик, когда напряжение на стоке меньше напряжения насыщения, предыдущее выражение можно разложить в ряд Тейлора, ограничившись первыми двумя членами, при условии Abulkφn(y)/mφT<<1. Фактически, для практики достаточно выполнения условия [11]:

При этих допущениях получим:

где Qinv,w,Vds=0— заряд инверсионного слоя в режиме слабой инверсии при Vds = 0.

Ток стока в подпороговой области

Для получения тока стока в канале на основании уравнения (6) воспользуемся следующим упрощенным выражением для зависимости подвижности носителей в канале от продольного электрического поля [8]:

где Ey = -dφn/dy продольная составляющая

электрического поля в канале; Esat — напряженность поля насыщения дрейфовой скорости носителей.

Подставляя выражения для плотности заряда (25) и подвижности носителей в канале (26) в выражение (6), в режиме слабой инверсии получим:

Используя метод разделения переменных, проинтегрируем это выражение слева по длине канала, справа — по квазиуровню Ферми:

После интегрирования и замены m = 2 (как в BSIM3v3), получим:

Раскрывая здесь обозначение Qinv wVds=0, введенное в (25), получим окончательно выражение для тока стока в режиме слабой инверсии:

Заряд инверсионного слоя в режиме сильной инверсии

Допущение ndl(0)<<Nch, принятое для подпороговой области, теряет силу в режиме сильной инверсии, когда концентрация электронов в канале становится много больше концентрации легирующей примеси. Поэтому поверхностную плотность заряда (то есть заряд на единицу площади) инверсионной области Qinv в условиях сильной инверсии вычисляют иначе, а именно — как прирост заряда конденсатора затвор-канал, вызванный превышением напряжения затвора над пороговым:

где Cox — удельная емкость затвора; Vth — пороговое напряжение МОП-структуры. Уравнение (29) становится понятным, если вспомнить, что инверсионный слой образуется только при Vgs-Vft>0, а рост напряжения на затворе практически не увеличивает поверхностный потенциал (при Vg>Vth считают φ5 = 2φF = const), поскольку изменение напряжения на затворе на несколько jT приводит к росту концентрации электронов в десятки раз.

В короткоканальном МОП-транзисторе напряжение на стоке сильно изменяет картину двумерного электрического поля под затвором. Рост напряжения на стоке вызывает расширение области объемного заряда я+-облас-ти стока в сторону истока. Поэтому для того, чтобы обеспечить условие сохранения заряда, плотность носителей заряда в инверсионном слое уменьшается, то есть пороговое напряжение короткоканального транзистора начинает зависеть от двумерного распределения области пространственного заряда. В модели BSIM [11] этот эффект учитывается полуэмпирически, путем введения в формулу (29) зависимости Qinv от квазиуровня Ферми:

При нулевом напряжении на стоке Фп = 0 и приведенное выражение переходит в (29). Величина Abulk является достаточно сложным выражением [8]:

где Leff — эффективная длина канала; W'eff=Wdrawn-W'D, где Wdrawnи W'D - ширина канала по фотошаблону и уход ширины вследствие диффузии под маску соответственно; XJ — физическая глубина p-n-переходов истока и стока; xd — глубина обедненной области, индуцированной напряжением на затворе:

где NCH — концентрация примеси у поверхности полупроводника; поверхностный потенциал в режиме сильной инверсии —

Жирным шрифтом здесь и ниже обозначены входные параметры модели BSIM3v3.

Выражение для тока стока в режиме сильной инверсии Ids,s можно получить, используя те же рассуждения, что и для режима слабой инверсии (см. пояснения к формулам (26)-(28), но с новым выражением (30) для плотности заряда инверсионного слоя). Опуская выводы [8, 11], запишем окончательное выражение:

Выражения (28) и (34) являются основными в модели BSIM3 [11].

В частном случае, при Abulk = 1 и Esat→∞ из (34) получим известное уравнение тока стока длинноканального МОП-транзистора при Vds<Vsat

При Vds>Vsat (в режиме насыщения) в простейшем случае полагают, что ток стока не зависит от напряжения на стоке, то есть должно выполняться соотношение dId/dVds = 0:

откуда

Подставляя это выражение в (35), получим:

Последняя «скобка» в этом выражении добавлена эмпирически, для моделирования эффекта модуляции длины канала; λ — эмпирический коэффициент, определяющий наклон стоковых характеристик в режиме насыщения.

Выражения (35) и (38) являются классическими уравнениями модели длинноканаль-ного транзистора, использованными в программе Spice под названием Level = 1, за исключением того, что в Spice в уравнение (35) добавлен такой же множитель (1+λVds) [8], как и в (38).

Пороговое напряжение

Пороговым напряжением МОП-транзистора называется такое напряжение на затворе относительно истока, при котором поверхностный потенциал под затвором достигает величины удвоенного потенциала Ферми (рис. 2). При этом концентрация не основных носителей в канале становится равной концентрации легирующей примеси. Основным допущением, которое принимается здесь для упрощения аналитических выкладок, является допущение о постоянстве поверхностного потенциала при напряжении на затворе больше порогового. Такое допущение возможно благодаря тому, что концентрация носителей в канале экспоненциально зависит от поверхностного потенциала (2), поэтому изменение концентрации носителей, например, в 10 раз, соответствует изменению поверхностного потенциала всего на 0,058 В, что пренебрежимо мало по сравнению с рабочим напряжением на затворе транзистора.

Рис. 2. Зонная диаграмма подложки р-типа л-канального МОП-транзистора при положительном напряжении на затворе и нулевом напряжении сток—исток

Предположим, что при отсутствии напряжения на затворе (Vgs = 0) зонная диаграмма на рис. 2 имеет плоские (прямые горизонтальные) зоны. Такое состояние называется режимом плоских зон. По определению пороговым напряжением МОП-транзистора называется напряжение на затворе, при котором зонная диаграмма изгибается вниз на величину удвоенного потенциала Ферми 2φF Обычно при отсутствии напряжения на затворе в МОП-транзисторах зоны имеют начальный изгиб на величину Vfb, которая называется напряжением плоских зон и определяется разностью работ выхода материалов затвора и подложки, плотностью поверхностных состояний на границе между окислом и полупроводником и плотностью заряда, встроенного в окисел [8]. Поэтому для изгиба зонной диаграммы на величину 2φF напряжение на затворе должно сначала выпрямить зоны, затем обеспечить их изгиб на величину 2φF

Напряжение на затворе воздействует на поверхностный слой полупроводника через емкостной делитель, образованный емкостью подзатворного диэлектрика Cox и емкостью обедненного слоя полупроводника Cd (на единицу площади поверхности). Поэтому потенциал (рис. 2) на поверхности полупроводника φ5, который при Vgs = Vth по определению равен 2φF будет определяться с учетом емкостного делителя как:

Если подложка имеет смещение относительно истока, то напряжение Vbs также будет передаваться на поверхность полупроводника через тот же емкостной делитель, но со стороны емкости Cd. Поэтому поверхностный потенциал увеличится на величину CD/ (Cox+ Cd) Vbs и станет равным:

откуда

Используя выражение (11) для толщины обедненного слоя под затвором xd, и считая подложку однородно легированной (то естьNch = N uub, где N uub — концентрация примеси в подожке), удельную емкость обедненного слоя можно найти следующим образом:

Подставляя полученное выражение в (39) и выражая из него Vth, при φ5 = 2φF-Vbs получим:

Здесь величина

называется коэффициентом влияния подложки. Для подложки с неоднородным легированием выражение (41) может быть более сложным [13].

Используя понятие порогового напряжения при нулевом смещении подложки Vft0 = Vth|Vbs=0уравнение (41) можно записать в виде:

Поскольку в современных МОП-транзисторах для подстройки величины порогового напряжения используют легирование канала до получения концентрации примеси Nch на глубине до xt от поверхности, в BSIM3v3 [11] для учета этого эффекта используют два коэффициента влияния подложки — γ1 и γ2:

Приведенные выражения были получены в предположении ступенчатого профиля распределения легирующей примеси. На самом деле этот профиль достаточно сложный. Поэтому на практике используют эмпирическое выражение для порогового напряжения:

в котором параметры K1 и K2 являются эмпирическими («подгоночными»).

Продольная неоднородность легирования у истока и стока учитывается в модели BSIM3v3 [11] введением параметра NLX, который используется в уточненном выражении для порогового напряжения:

Используя выражение (11) для толщины обедненного слоя под затвором xd, и считая подложку однородно легированной (то есть

где NLX=2Lx[(Nds-Nch)/Nch], Lx, Nds- ширина области неоднородности и концентрация примеси в ней.

Для учета короткоканальных эффектов в BSIM используют поправку к выражению (45), полученную путем решения квазидвумерного уравнения Пуассона для области канала. С учетом поправки выражение (45) записывается в виде:

где Vbi — контактная разность потенциалов p-n-переходов истока и стока;

Последний член в выражении (46) описывает эффект узкого канала.

На базе порогового напряжения построено множество моделей, включая Level = 1, 2, 3 и все варианты моделей BSIM. Одной из принципиальных проблем такого подхода является необходимость гладкого «сшивания» уравнений, описывающих отдельные режимы работы транзистора: линейную область с областью насыщения и подпороговую область с областью умеренной и сильной инверсии.

На рис. 3 приведены графики тока стока в режиме насыщения, где Ids~(Vgs-Vth)2 (38), и в режиме слабой инверсии, где Ids~exp[(Vgs-Vth)/(n*φT)] (28). Для гладкого «сшивания» отдельных кривых используются сглаживающие функции [11], в частности, в модели BSIM2 использован сплайн третьей степени, четыре коэффициента которого находятся из условий непрерывности функции и ее первой производной на двух границах сплайна. Аналогичная ситуация возникает на границе линейной области с областью насыщения.

Рис. 3. Подпороговая область (слева) должна быть гладко сшита с областью сильной инверсии (справа)

Проблема применения сглаживающих функций состоит в том, что они не имеют физического обоснования и поэтому могут приводить к снижению достоверности моделирования [10]. На рис. 4 показан пример, когда использование сглаживающей функции (в модели ММ9) приводит к появлению на графике выбросов, не имеющих отношения к физике работы транзистора [14].

Рис. 4. Выбросы, не имеющие физического смысла, в модели ММ9 при значениях настроечного параметра: Vds = 50 мВ, Vbs = 0 В, W/L = 10/10 мкм

Принципы построения компактных моделей МОП-транзисторов. Часть 2

Литература

  1. Денисенко В. В. Проблемы схемотехнического моделирования КМОП СБИС // Компоненты и технологии. 2002. № 3, 4.
  2. Kumar M. J., Batwani H., Gaur M. Approaches to nanoscale MOSFET compact modeling using surface potential based models // IWPSD 2007. International Workshop on Physics of Semiconductor Devices, 16-20 Dec. 2007.
  3. Enz C. C., Krummenacher F., Vittoz E. A. An ana-litical MOS transistor model valid in all regions of operation and dedicated to low voltage and low-current applications // J. Analog Integrated Circuit and Signal Processing. Vol. 8. 1995.
  4. Bucher M., Enz C., Krummenacher F., Sallese J.-M., Lallement C., Porrett A.-S. The EKV compact MOS transistor model: accountimg for deep-submicron aspects) // Modeling and Simulation of Microsystems 2002 (www.cr.org).
  5. Li X., Weimin Wu, Jha A., Gildenblat G., van Lan-gevelde R., Smit G. D. J., Scholten A. J., Klaas-sen D. B. M., McAndrew C. C., Watts J., Olsen C. M., Coram G. J., Chaudhry S., Victory J. Benchmark Tests for MOSFET Compact Models With Application to the PSP Model // IEEE Transactions on Electron Devices. Vol. 56, Issue 2. 2009.
  6. Gildenblat G., Li X., Wu W., Wang H., Jha A., van Langevelde R., Smit G. D. J., Scholten A. J., Klaas-sen D. B. M. PSP: An Advanced Surface-Potential-Based MOSFET Model for Circuit Simulation // IEEE Transactions on Electron Devices, Vol. 53, Issue 9. Sept. 2006.
  7. Mattausch H. J., Miyake M., Navarro D., Sadachika N., Ezaki T., Miura-Mattausch M., Yoshida T., Hazama S. HiSIM2 Circuit simulation — Solving the speed versus accuracy crisis// IEEE Circuits and Devices Magazine. Vol. 22, Issue 5. Sept.-Oct. 2006.
  8. Foty D. P. MOSFET Modeling with Spice. Principle and Practice. Prentice Hall PTR, NJ, 1997.
  9. Gildenblat G., Li X., Wu W., Wang H., Jha A., van Langevelde R., Smit G. D. J., Scholten A. J., Klaassen D. B. M. PSP: An Advanced Surface-Potential-Based MOSFET Model for Circuit Simulation // IEEE Transactions on Electron Devices. Vol. 53, Issue 9. Sept. 2006.
  10. Денисенко В. В. Точность и достоверность моделирования МОП-транзисторов СБИС // Микроэлектроника. 2009. Том 38, № 4.
  11. Cheng Y., Hu C. MOSFET modeling &BSIM3 user's guide, Kluwer Academic Publishers, 1999.
  12. Зи С. Физика полупроводниковых приборов: в 2 книгах. Кн. 1. М.: Мир. 1984.
  13. Quenette V., Lemoigne P., Rideau D., Clerc R., Ciam-polini L., Minondo, M., Tavernier C., Jaouen H. Electrical characterization and compact modeling of MOSFET body effect // 9th International Conference on Ultimate Integration of Silicon. 12-14 March 2008.
  14. Van Langevelde R., Scholten A. J., Klaassen D. B. M. Physical Background of MOS Model 11. Unclassified Report, Koninklijke Philips Electronics N. V. 2003.
  15. Scholten A. J., Smit G. D. J., De Vries B. A., Tiemeijer L. F., Croon J. A., Klaassen D. B. M., van Langevelde R., Li X., Wu W., Gildenblat G. The new CMC standard compact MOS model PSP: advantages for RF appli-cations // IEEE Radio Frequency Integrated Circuits Symposium. 2008.
  16. Miura-Mattausch M., Sadachika N., Navarro D., Suzuki G., Takeda Y., Miyake M., Warabino T., Mizukane Y., Inagaki R., Ezaki T., Mattausch H. J., Ohguro T., Iizuka T., Taguchi M., Kumashiro S., Miyamoto S. HiSIM2: Advanced MOSFET Model Valid for RF Circuit Simulation // IEEE Transactions on Electron Devices, Vol. 53. Issue 9. 2006.
  17. Enz C. C., Krummenacher F., Vittoz E. A. An ana-litical MOS transistor model valid in all regions of operation and dedicated to low voltage and low-current applications // J. Analog Integrated Circuit and Signal Processing. Vol. 8. 1995.
  18. Enz C., Bucher M., Porret A.-S., Sallese J.-M., Krummenacher F. The foundation of the EKV MOS transistor charge-based model // Technical Proceedings of the 2002 International Conference on Modeling and Simulation of Microsystems (www.cr.org). Vol. 1. 2002.

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Другие статьи по данной теме:

Сообщить об ошибке