Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2011 №5

Система JTAG-тестирования onTAP

Городецкий Ами


Этот номер журнала планируется к выходу накануне выставки «ЭкспоЭлектроника-2011», в рамках которой я буду проводить семинар и мастеркласс «Технологии тестирования JTAG и тестопригодное проектирование», поэтому в этот раз я решил посвятить колонку обзору некоторых отличительных особенностей системы JTAG-тестирования onTAP фирмы Flynn Systems, вызывающей значительный интерес у российских пользователей.

Мастер-класс будет проводиться на базе именно этой технологии в значительной степени потому, что программно-аппаратная система onTAP [1] отличается простотой, дешевизной и удобством своих структур. На базе этой системы собираются стенды JTAG-тестирования, внутрисхемного программирования и прожига флэш-памяти в лабораторных условиях и на производственных линиях монтажа ПП. Система позволяет легко и без значительных затрат времени и средств разрабатывать, отлаживать и прогонять JTAG-тесты в стандартах IEEE 1149.1 и 1149.6 для тестирования как сканируемых ИС, так и вовсе не сканируемых, таких как ЗУ DDR2, DDR3, SRAM, I2C, а также программировать ПЛИС, FPGA и flash любых типов (NAND, NOR, SPI, PCM и т. д.). Система предоставляет возможности обработки схем, выполненных более чем в 20 типах программ разработки (CAD), обеспечивая доступ к огромной библиотеке моделей кластеров, ЗУ различных типов и микросхем флэш-памяти. Отличительной особенностью системы onTAP является выходной формат каждого из выдаваемых ею тестов: классический SVF [2]. Наряду с прозрачностью и читаемостью структуры каждого теста этот формат существенно повышает гибкость применения JTAG-тестов, генерируемых системой onTAP, поскольку позволяет использовать их в любой другой JTAG-системе.

Система генерации JTAG-тестов построена как простой и интуитивно понятный графический интерфейс пользователя (ГИП) в виде десяти листаемых страниц блокнота, закладки которых показаны на рис. 1. По мере выполнения этапов разработки теста метка соответствующей страницы меняет цвет с красного (неподготовленная страница) на желтый (при компиляции страницы возникли проблемы, которые следует устранить), а затем на зеленый (страница успешно скомпилирована). В большинство страниц и экранов ГИПа встроены возможности контекстного поиска информации и подсказок, значительно ускоряющие обучение работе с системой для начинающих.

Как видно из самих заголовков страниц (рис. 1), этот ГИП позволяет в пошаговом интерактивном режиме в первых двух страницах Projects и Scan создать проект, установить соответствие ИС JTAG с файлами BSDL автоматически или вручную и выполнить синтаксический анализ файлов BSDL. Система по умолчанию размещает все ИС JTAG в одну цепочку, пытаясь автоматически упорядочить последовательность ИС в цепочке в соответствии с описанием каждой из цепей в списке цепей схемы (netlist). Если это не соответствует желанию разработчика теста, он всегда может вручную перекомпоновать JTAG-цепочки.

Рис. 1. Графический интерфейс пользователя

Страница Non-Scan представляет собой удобный браузер, позволяющий объявить соответствующие цепи схемы цепями питания (Pwr) или земли (Gnd). Это приводит к автоматической сортировке резисторов тестируемой схемы на подключенные к шинам питания и подключенные «на массу», а также на JTAGпрозрачные резисторы. Кроме того, браузер этой страницы позволяет отобрать из списка компонент схемы не-JTAG компоненты, предназначенные для кластерного тестирования (буферы, трансиверы, логические элементы, резисторные сборки и т. д.), а также дифференциальные пары сигналов. На этой же странице выбираются ИС ЗУ, предназначенные для тестирования, а также ИС флэш-памяти и ЭСППЗУ. Все эти компоненты сопоставляются с соответствующими моделями, содержащимися в библиотеке системы onTAP.

Страница Jumpers предназначена для объявления наличия перемычек и прозрачных связей, не соответствующих описаниям в списке цепей схемы. Это могут быть изменения в схеме, петли на тестируемых разъемах и любые другие несоответствия списку, вводимые в систему с помощью простого браузера цепей.

Страница Guards — это браузер ограничений с весьма дружественным интерфейсом выбора внутрисхемных ограничений и условий, которые необходимо установить при разработке тех или иных тестов. К ним относятся, к примеру, стимуляция на некотором контакте (и подключенной к нему цепи схемы) константных значений «0» или «1» или чтение на контакте ожидаемых «0» или «1». Введение ограничений и условий посредством этого браузера, как и в других подобных системах, не автоматизировано и предполагает глубокое понимание тест-инженером топологии тестируемой схемы, составляющих ее элементов и сути разрабатываемого теста.

Страница Cluster предназначена для подбора из встроенных библиотек и модификации под конкретные особенности тестируемой ПП моделей кластеров, написанных в виде скриптов на детально структурированном языке тестового программирования DTS (Digital Test Syntax) системы onTAP. Этот С-образный язык программирования позволяет манипулировать переменными, функциями и конструкциями из групп контактов с целью разработки библиотечных моделей для кластерного JTAG-тестирования, а также тестирования ИС ЗУ и прожига ИС флэшпамяти и ЭСППЗУ. Библиотечные DTSмодели наиболее применимых компонент доступны через Интернет и могут быть модифицированы в соответствии со спецификой тестируемой ПП на странице Cluster.

Использование DTS-моделей для кластерных тестов и очень простые способы их редактирования позволяют обеспечить переносимость таких моделей из одной тест-программы в другую, а гибкость и приспособляемость таких моделей дает возможность применять их в любых внутрисхемных ситуациях. Тест-скрипт на языке DTS разрабатывается для одиночных схемных элементов, без учета их внешних связей в той или иной схеме. Входные контакты схемных элементов описываются командами IL (<имя контакта>) для обеспечения на нем «лог. 0» или IH (<имя контакта>) для обеспечения на нем «лог. 1», а выходные — соответственно командами ОL (<имя >) при ожидании на нем «лог. 0» или ОH (<имя >) при ожидании на нем «лог. 1». При компиляции DTS-модели в тестовый формат SVF система onTAP применяет специальную процедуру Virtual Pins, сопоставляющую КВВ тестируемого компонента со связанными с ним в схеме ПП контактами ИС JTAG. Например, чтобы обеспечить «лог. 0» на входном контакте CS некоторого схемного компонента, в DTS-модели применяется команда IL (CS), а привязка к управляющему JTAG-контакту будет выполнена при компиляции этой модели со списком цепей тестируемой ПП.

Страница Testability обеспечивает разработчику JTAG-тестов подсказки, связанные с наличием в файлах BSDL ограничений тестопригодности (условия активизации режима JTAG для тех или иных ИС), которые следует непременно принять во внимание при разработке теста.

Страница установок Settings позволяет в рамках простого интерфейса выполнить множество установок для генерируемого JTAG-теста, задать варианты теста межэлементных связей (тест двунаправленных JTAG-цепей, тест резисторов, подключенных к шинам питания, и резисторов, подключенных «на массу», тест коротких замыканий, обуславливающих промежуточный уровень сигнала — не «лог. 1» и не «лог. 0»), указать на использование или неприменение тех или иных JTAG-команд, включая EXTEST_PULSE и EXTEST_TRAIN для структур 1149.6, а также ряд других параметров.

Заключительная страница TestGen собственно генерации JTAG-тестов представляет собой удобный интерфейс для детализации разрабатываемого теста, что позволяет грамотному тест-инженеру эффективно оптимизировать генерируемый тест по разнообразным параметрам, обеспечивая его стабильность и желаемый уровень покрытия неисправностей.

Полученные JTAG-тесты могут быть загружены и запущены через секвенсер тестовых этапов, позволяющий комбинировать выполнение любых наборов разработанных или импортированных тест-файлов SVF в любом заданном порядке, а также получать рапорты о прогоне теста и систематизированную диагностическую информацию.

Удобные и гибкие интерактивные средства отладки JTAG-тестов предоставляет браузер цепей схемы и контактов элементов (Nets). С его помощью можно весьма просто обеспечить на выбранных контактах ИС JTAG те или иные константные значения или состояния с высоким импедансом (разумеется, если характеристики JTAG-ячеек ИС это позволяют), выполнить команду SAMPLE для заданного контакта (возможность, следует заметить, достаточно уникальная) и даже задать выполнение для выбранной цепи схемы простой подпрограммы в виде скрипта на языке DTS.

Доступ к еще одному наглядному и гибкому средству отладки JTAG-тестов, прежде всего кластерных, предоставляет интерактивный графический интерфейс ProScan, обеспечивающий пошаговую визуализацию подачи на линии тестируемой схемы параллельных тестовых векторов, а также получаемых на этих линиях реакций на каждый отдельный бит каждого тестового вектора: как совпадающих с ожидаемыми, так и отличающихся от них (рис. 2). Применение ProScan позволяет наблюдать за изменениями сигналов на контактах ИС в корпусе BGA, тем самым повышая полноту покрытия дефектов. Режим позволяет выполнять пошаговый или цикличный прогон теста с остановками в намечаемых контрольных точках, отображая результаты в форме, подобной экрану логического анализатора, и делая отладку JTAGтестов совершенно необременительной.

Рис. 2. Интерактивный графический интерфейс ProScan

Аппаратное обеспечение системы onTAP предельно простое и состоит лишь из одного кабеля USB, поставляемого в двух модификациях — для обеспечения одного JTAGканала и двух независимых JTAG-каналов. Подключение этих кабелей к тестируемой плате выполняется посредством жгутов пользователя в соответствии с назначением контактов JTAG-разъемов тестируемой платы. Как однопортовый адаптер FS-9160, так и высокоскоростной двухпортовый FS-9165 подключаются к стандартному USB-порту ПК стандартным USB-кабелем типа А-А, запитываясь от этого порта, а к тестируемой ПП — либо отдельными проводами длиной 6", что позволяет обойтись без переходных кабелей при любом несоответствии назначения контактов разъема тестируемой ПП, либо посредством стандартных плоских JTAG-кабелей фирм Xilinx или Altera. Назначение контактов порта плоского кабеля такое же, как в кабеле Xilinx Parallel Cable IV.

Длины как USB-кабеля, так и шестидюймовых проводов могут быть удвоены по сравнению со стандартными размерами без ущерба качеству передаваемых JTAGсигналов. Подключение к опорному напряжению тестируемой платы Vref позволяет обоим адаптерам автоматически настраивать уровни сигналов соответствующей JTAGцепочки в диапазоне 1,8–5 В. Рабочая частота ТСК адаптера FS-9160 может настраиваться в диапазоне от 57 кГц до 6 МГц программируемыми ступенями величиной в 57 кГц, а рабочая частота ТСК адаптера FS-9165 может варьироваться в диапазоне от 280 кГц до 15 МГц программируемыми ступенями в 300 кГц. При необходимости получить рабочую частоту ТСК выше 15 МГц она может быть увеличена вдвое за один шаг — до 30 МГц. Оба USB-адаптера могут подключаться к запитанной тестируемой ПП без ее выключения. Производительность стенда JTAGтестирования и прожига флэш-памяти на такой частоте может быть поднята на 30–50% (в зависимости от особенностей тестируемой схемы) по сравнению с теми же величинами для однопортового адаптера FS-9160.

Литература

  1. www.jtag-test.ru/JTAGUniversity/onTAP.php
  2. www.jtag-test.ru/JTAGUniversity/articles/04-PE_8_2007.php

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Другие статьи по данной теме:

Сообщить об ошибке