Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2011 №2

Взаимосвязь стандартов тестирования IEEE P1687 и IEEE 1149.7

Городецкий Ами


Две колонки нашего раздела [1, 2] уже были посвящены различным аспектам ожидаемого в скором времени стандарта тестопригодного проектирования IEEE P1687, а в [3] мы впервые вкратце рассмотрели недавно вышедший JTAG-стандарт IEEE 1149.7. В нынешней колонке мне представляется своевременным обратить внимание читателей на тесные взаимосвязи и общее будущее применения этих двух стандартов.

Каждый из этих стандартов по отдельности, без сомнения, способен оказать значительное влияние на исследование характеристик, отладку и тестирование сложных СБИС и прежде всего — наиболее современных из них трехмерных многоуровневых ИС (3-МИС). Совместное же их применение позволит кардинально увеличить производительность при изготовлении трехмерных чипов, снизить затраты на разработку тестов для них на различных уровнях их применения, от тестирования собственно чипа и многослойной упаковки чипов до тестирования ПП, содержащих 3-МИС, а также сократить время выхода на рынок систем, построенных на базе таких ИС.

Активные разработки 3-МИС, вообще говоря, являются прекрасным подтверждением эмпирического закона Гордона Мура, которому уже 40 лет, согласно которому удвоение числа транзисторов на кристалле происходит каждые два года. Поскольку изготовление полупроводниковых структур с размерами ниже 90 нм сталкивается с массой проблем, носящих фундаментальный характер, многие изготовители СБИС справедливо полагают, что существенно проще и эффективнее делать трехмерные упаковки ИС, нежели двигаться в сторону их уплотнения в субмикронной геометрии. Именно это направление разработок СБИС и обуславливает удивительную актуальность новых стандартов IEEE 1149.7 и IEEE Р1687, предназначенных для анализа характеристик, отладки и тестирования сложных СБИС в процессе их производства, а также ПП со смонтированными на них 3-МИС.

На протяжении нескольких последних лет производители микросхем стали обладать возможностями использования встроенных в ИС инструментов для верификации и тестирования, работающими как бы изнутри наружу, а не наоборот, и охотно ими пользуются. Я имею в виду, прежде всего, встроенные структуры тестирования памяти и логики (BIST), а также встроенные структуры сканирования, включая, разумеется, структуры граничного сканирования, или JTAG.

Хорошим примером такого подхода является, в частности, технология фирмы Intel, называемая IBIST (Interconnect Build-In Self Test), предназначенная для следующего поколения чипов и чипсетов этой компании. Побудительным мотивом разработки технологий такого рода стала все возрастающая неадекватность применения внешнего по отношению к СБИС тестового оборудования, основанного на применении зондов, такого как осциллографы, логические анализаторы, внутрисхемные тестеры (ICT), анализаторы производственных дефектов (МDА), тестеры с «летающими» щупами (Flying probe) и другие, предполагающие наличие физического контакта зондов или щупов с поверхностью чипа или ПП.

Дело в том, что подобный физический контакт, особенно с полупроводниковой пластиной, может привести к заметному искажению верификации характеристик и результатов тестирования или попросту сбить с толку тест-оператора в случаях, когда действительные неисправности трудно или попросту невозможно отличить от аномалий, вносимых наличием собственно физического контакта со щупом. Это, в сущности, давно известный физикам эффект влияния процесса и средств измерения на его результаты, неизбежно проявляющийся на субмикронных расстояниях. Очевидное решение проблемы заключается, конечно, в полном устранении физического контакта с тестовым оборудованием и во встраивании средств и инструментов тестирования непосредственно в сам чип, что и привело к началу активной разработки стандартов IEEE 1149.7 и IEEE Р1687 и их быстрому внедрению в структуры СБИС.

Среди прочих усовершенствований, вносимых новым стандартом 1149.7 в уже давно существующие JTAG-структуры стандарта 1149.1, следует отметить возможность поддержки нескольких портов ТАР на одном чипе [3], что в обычной JTAG-структуре невозможно. Кроме того, такие новые возможности, как соединение отдельных портов ТАР в топологии «звезда» и разработка тестов межсвязей, покрывающих неисправности в межуровневых перемычках (Through-Silicon Via, TSV), или МУП, между отдельными чипами в трехмерных структурах, позволяют выполнять не только индивидуальное тестирование отдельных чипов в упаковке 3-МИС на этапе ее производства, но и повысить качество монтажа такой трехмерной СБИС на поверхности ПП.

Стандарт IEEE Р1687 также использует JTAG-структуры для осуществления физического доступа к встроенным инструментам, размещаемым внутри чипа [1, 2]. Происхождение таких инструментов (или IP) может быть каким угодно — поставщики чипов или IP, поставщики средств разработки чипов или собственные разработчики. Этот стандарт задуман как всеобщая основа для подключения, анализа, описания и применения любых встроенных в чипы инструментов и обуславливает абсолютную (точнее — почти абсолютную) тестопригодность как каждого отдельного чипа в упаковке 3-МИС, так и трехмерных чипов в целом. Более того, структура Р1687 позволяет автоматизировать одновременное функционирование нескольких встроенных инструментов. Например, BIST-тестирование логики или памяти может работать параллельно с внутрисхемным анализатором уровней напряжений.

Легко понять, какой необычайно высокий уровень тестопригодности сложных СБИС может быть достигнут при одновременном размещении на них структур, поддерживающих оба упомянутых стандарта. В самом деле, возможность переноса тестов, уже отработанных на уровне ИС, на процессы тестирования содержащих эти ИС плат предоставляет огромные преимущества для производителей ПП и систем. До настоящего времени на каждом этапе разработки и производства ИС и систем анализ их характеристик, а также процессы подтверждения правильности разработок (валидации), отладки и тестирования развивались как бы независимо друг от друга. Применение структур, поддерживающих стандарты Р1687 и 1149.7, подразумевает возможность переноса и повторного использования готовых тестов ИС-1687 и ИС-1149.7 для тестирования содержащих их ПП и систем в течение всего их жизненного цикла.

В сущности, эта идея — разработать стандарт, предполагающий повторное использование уже готовых тестов или, другими словами, их портативность, — легла в основу консенсуса специалистов разных направлений, составивших комитет по разработке стандарта Р1687. Здесь были разработчики и тест-инженеры чипов и ПП, разработчики программного обеспечения для проектирования электроники на различных уровнях, разработчики средств тестирования в протоколе JTAG и разработчики систем. После проведения углубленного анализа возможных общих целей и задач проектируемого стандарта члены этого комитета сошлись во мнении, что именно возможность переноса готовых и портативных тестов с более низкого уровня системной иерархии на более высокий и должна стать целью разработки подобного стандарта [1]. Важной составляющей этого стандарта естественным образом является возможность написания моделей отдельных инструментов при помощи специального языка аппаратных описаний РDL. Должна быть создана возможность преобразования тест-векторов, разработанных на базе такого языка, в любые другие форматы, понятные и воспринимаемые описаниями структур более высокого уровня. Речь должна идти именно об алгоритмическом и автоматизированном преобразовании готовых тест-векторов, а не о разработке таких векторов заново на более высоком уровне иерархии системы.

Введение единой и стандартизованной платформы описания различных встроенных инструментов позволит решить еще одну весьма сложную проблему совмещения и обработки структур разнообразных IP, встраиваемых в современные СБИС. В ряде случаев число различных процессоров и блоков памяти, разработанных разными фирмами, для современных сложных и трехмерных упаковок 3-МИС может достигать 30 или 40, и из-за разрозненности форматов их описания организация удобоваримой базы данных для построения теста оказывается непосильной. В подобных случаях, как правило, принимается решение не заниматься тестированием вовсе, что, безусловно, снижает качество получаемых микросхем, а при использовании 3-МИС может оказаться совершенно неприемлемым.

Начало в той или иной мере совместного применения стандартов Р1687 и 1149.7 способно привести к пересмотру как самого подхода к тестированию отдельных чипов, так и метода тестового доступа к ним. В самом деле, мы сегодня рассматриваем тестирование каждого отдельного чипа так, как будто он представляет собой отдельную ИС, смонтированную на ПП, и стремимся вывести как можно больше (в пределах известных ограничений) функциональных контактов на край чипа с тем, чтобы сделать их доступными для тестового оборудования. Такой подход принципиально непригоден для тестирования трехмерных упаковок 3-МИС, поскольку в этом случае функциональные контакты чипов отдельных «этажей» становятся внутренними и недоступными для использования в качестве тестовых. Более того, желание организовать физический доступ к сотням таких контактов неизбежно приводит к необходимости введения в трехмерную структуру 3-МИС дополнительных сотен МУП, которые и сами по себе представляют значительный источник возможных неисправностей, так что их число в любом случае следует минимизировать.

Совместное применение стандартов Р1687 и 1149.7 может, вероятно, привести к тому, что тестовый доступ ко всем отдельным встроенным инструментам будет организован посредством двухконтактного интерфейса (контакты TMSС и ТСКС [3]), а данные и сигналы управления будут доставляться посредством некоторого пакетного протокола [4]. Двухконтактный интерфейс для 1149.7, который может быть выполнен посредством всего двух МУП, заходящих на каждый из чипов 3-МИС, обусловит тестовый доступ к любому числу контроллеров ТАР-1149.1 каждого отдельного чипа. Таких контроллеров ТАР-1149.1 на одном чипе, с параллельным соединением одинаковых сигналов, может быть и несколько. При помощи каждого из них можно будет осуществлять тестовый доступ к всевозможным встроенным в отдельные чипы инструментам в стандарте Р1687. Архитектура тестового доступа такого типа позволяет сократить всего до двух контактов тестовый интерфейс каждого чипа.

Программа тестирования 3-МИС, построенная на совместной базе структур Р1687 и 1149.7, будет представлять собой, таким образом, определенную совокупность тестов отдельных встроенных инструментов, покрывающих как тестирование межсвязей между ними в пределах каждого чипа, так и тестирование связей между самими чипами, выполненных посредством МУП. Внешний протокол тестирования в JTAG-стандарте 1149.7 без труда адаптируется любой существующей системой разработки и прогона JTAG-тестов [5].

Промышленная адаптация новых стандартов тестирования, тем более таких сложных, несомненно, потребует какого-то времени. Опыт, однако, свидетельствует о том, что введение подобных открытых стандартов (а эти — именно таковы) обеспечивает прекрасную основу для новых разработок, когда поставщики инноваций жестко конкурируют друг с другом за возможность первыми выйти на рынок с наиболее экономически эффективным решением. Нам нужно либо запастись терпением, либо принять участие в этой многообещающей гонке.

Литература

  1. Городецкий А. Стандарт тестопригодного проектирования IEEE P1687 // Компоненты и технологии. 2010. № 7.
  2. Городецкий А. Кому понадобится новый стандарт IEEE 1687? // Компоненты и технологии. 2011. № 1.
  3. Городецкий А. Новый JTAG-стандарт IEEE 1149.7 // Компоненты и технологии. 2010. № 4.
  4. www.asset-intertech.com/connect
  5. www.jtag-test.ru/JTAGUniversity/articles/14?PE_1_2010.php

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Другие статьи по данной теме:

Сообщить об ошибке