Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2008 №8

Инновационные технологии открывают новую эру в телекоммуникации

Адамс Леон


Параллельная обработка и высокоскоростные линии связи обеспечат экономически эффективные решения для растущих сетей передачи голосовой информации, данных и мультимедиа. По мере того, как доля мультимедийного контента в общем потоке обмена информацией возрастает, производители оборудования сталкиваются с новыми инженерными задачами. Они должны создать оборудование нового поколения, способное управлять быстро и непрерывно растущим совместным трафиком информации, в корне отличающееся от более раннего оборудования, отдельно передававшего голос и данные.

Со времен компьютерной революции 1970–х годов возникло несколько тенденций, определивших будущие перемены:

  • Переход от исключительно голосового трафика к совокупному голосовому трафику и трафику данных. Эта тенденция зародилась десятилетия назад и полноценно реализуется в настоящее время.
  • Добавление мультимедийного трафика — в особенности потокового мультимедиа — к существующему голосовому трафику и трафику данных. Эта тенденция подтверждается переходом поставщиков телекоммуникационных услуг к сервисам Triple Play, обеспечивающим передачу голоса, видео и данных.
  • Переход от сервисов с фиксированным местоположением к сервисам на дому, а затем и к мобильным услугам. Эволюция комплекса голос/данные/мультимедиа, имевшая место в проводной инфраструктуре, в настоящее время реализуется и в беспроводных системах.
  • Первые три тенденции породили еще одну: переход от передачи данных по коммутируемым каналам к пакетной передаче, в частности, к трафику на основе протокола IP.

Во времена голосовой связи обработка телекоммуникационного сигнала обычно ограничивалась эхоподавлением, подготовкой линии для модемов передачи данных, а также обработкой сигнала для модуляции и демодуляции данных, передаваемых по коммутируемым линиям связи. В настоящее время применяются десятки алгоритмов обработки сигналов для цифрового кодирования и декодирования, а также для сжатия и развертывания потока аудио–, видео– и информационных данных. Коротко говоря, телекоммуникационная инфраструктура оперирует не только с возросшим объемом данных, но и переживает экспоненциальный рост объемов обработки сигналов, которой должны быть подвергнуты эти данные.

Очевидно, что для поддержания экспоненциального роста объемов трафика необходимо значительное повышение производительности. Один из способов решить эту задачу — простое повышение тактовой частоты цифрового сигнального процессора. Однако такого решения недостаточно по ряду причин. Во–первых, существует предельная тактовая частота, на которой может работать интегральная схема. Во–вторых, поскольку информационный трафик растет не линейно, а экспоненциально, требования к производительности очень скоро превысят возможности, имеющиеся даже при самой высокой тактовой частоте. Другая принципиальная проблема состоит в том, что оборудование инфраструктуры монтируется в стойках с жесткими ограничениями по размерам и тепловыделению. Поскольку размеры стоек почти не изменяются, то сильное тепловыделение из–за высокой тактовой частоты, повидимому, сделает дальнейшее повышение тактовой частоты практически невозможным. В дальнейшем способность конкретной платы обеспечить более высокую производительность будет ограничиваться величиной рассеяния мощности для этой платы, сроком службы и местонахождением зданий, а также характеристиками стоек, в которые устанавливается оборудование инфраструктуры.

Высокая производительность

Специалисты по проектированию телекоммуникационных систем стоят перед трудноразрешимой задачей. Они должны обеспечивать более высокую производительность при меньших размерах оборудования, повышать плотность загрузки каналов связи и поддерживать возрастающее разнообразие сред передачи данных, сохраняя при этом гибкость трафика и экономическую эффективность.

Развитие цифровых сигнальных процессоров происходило в тесной связи с этими задачами. С точки зрения разработчиков интегральных схем совершенствование процессоров означает реализацию упомянутых выше тенденций в конкретные функции и архитектуры ИС.

Наилучшая стратегия для одновременного выполнения требований по производительности и энергоэффективности состоит в том, чтобы обрабатывать как можно больший объем данных на базе интегральных схем с низким рабочим напряжением, оптимизированными процессорными подсистемами и эффективными средствами ввода/вывода.

Обработка постоянно возрастающего объема исходных данных требует высокопроизводительных и эффективных средств передачи данных, встроенных в микросхему. С точки зрения архитектуры этого можно достичь, соединяя процессорные элементы — ЦПУ ЦСП, периферию ЦСП, сопроцессорыускорители и внутреннюю память — через шину коммутируемого центрального ресурса (switched central resource, SCR). То есть архитектура представляет собой систему коммутации при наличии ведущих и ведомых устройств. На рис. 1 приведена блок–схема разработанного компанией Texas Instruments процессора TMS320C6455 1,2 ГГц, служащего примером такой архитектуры.

Рис. 1. Блок-схема процессора TMS320C6455
Рис. 1. Блок–схема процессора TMS320C6455

Любое из ведущих устройств слева от шины коммутируемого центрального ресурса можно соединить непосредственно с ведомыми устройствами справа от нее. К ведущим устройствам относятся центральное процессорное устройство процессора ЦСП, интерфейс SRIO (Serial Rapid IO), четыре контроллера передачи данных (TC) и коммутационный порт, соединяющий три ведущих периферийных устройства (PCI, HPI и EMAC) с шиной коммутируемого центрального ресурса. К ведомым устройствам относятся память ЦСП, интерфейс памяти DDR, турбо–сопроцессор (TCP), сопроцессор дешифратора Витерби (VCP) и коммутатор, соединяющий периферийные устройства с шиной коммутируемого центрального ресурса.

Такая архитектура является одновременно быстрой и производительной, поскольку шина коммутируемого центрального ресурса обеспечивает действительно параллельную передачу данных между ведущими и ведомыми устройствами. Например, соединение интерфейса PCI с интерфейсом внешней памяти (EMIF) DDR не зависит от соединения между PCI166 и ЦПУ ЦСП. Передача данных осуществляется полностью параллельно. Если несколько ведущих устройств обращается к одному и тому же ведомому устройству, то шина SCR обеспечивает общий доступ, функции которого разработчик системы в определенной степени контролирует, поскольку может программировать уровни приоритета для ведущих устройств.

Инновационная архитектура

При исполнении алгоритмов критическое значение имеет пересылка команд и данных между ЦПУ и памятью. В системе памяти устройства TMS320C6455 с частотой 1,2 ГГц, приведенной на рис. 2, операции пересылки данных оптимизированы за счет использования 256–разрядных шин данных и создания двух уровней буферной памяти, дополнительно введенных между ними во внутреннюю архитектуру прямого доступа к памяти.

Рис. 2. Система памяти процессора TMS320C6455
Рис. 2. Система памяти процессора TMS320C6455

Другое обязательное требование к архитектуре — это наличие эффективных внутрикристальных процессорных подсистем. Интеграция сопроцессоров на одном кристалле для ускорения специфических функций, требующих высокой производительности, является чрезвычайно эффективным подходом. Например, как показано на рис. 1, в процессор TMS320C6455 интегрированы сопроцессор дешифратора по алгоритму Витерби (VCP) и сопроцессор турбодешифратора (TCP).

По завершении внутрикристальной обработки проектировщику необходимо обеспечить передачу больших объемов данных из интегральной схемы на плату, а затем в телекоммуникационную среду транспорта данных. Очевидный выбор — высокоскоростные средства ввода/вывода, но в контексте описанной гетерогенной инфраструктуры бывает трудно определить, какой процесс оптимален в конкретном случае.

Наилучшим решением будет установка нескольких высокопроизводительных интерфейсов ввода/вывода для межкристальных интерфейсов на уровне платы. Интерфейс SRIO — это оптимальный выбор для гетерогенной многопроцессорной среды коммуникации между устройствами, поскольку благодаря его высокопроизводительной схеме передачи сообщений достигается 95%–ное использование полосы пропускания (до 10 Гбит/с для 4–канальной последовательной двусторонней линии связи).

Едва ли кого–то удивит, что обмен данными с внешней памятью лучше всего реализуется с использованием 32–разрядного контроллера памяти DDR2. Аналогично, шина с интерфейсом PCI 66 МГц наилучшим образом подходит для подключения периферийных устройств, контроллер доступа к среде Ethernet (EMAC) со скоростью 1 Гбит/с оптимально поддерживает IP–трафик в пределах платы или за ее пределами, а весьма характерный для телекоммуникационных применений универсальный физический интерфейс для работы и тестирования доступен для соединений ATM (UTOPIA 2).

Хотя вычислительная мощность процессоров ЦСП существенно возросла благодаря применению новых архитектур с более высоким параллелизмом работы и другими усовершенствованиями, разработчики плат могут получить больше преимуществ благодаря рациональному и эффективному объединению нескольких ЦСП на одной плате. Применение высокоскоростных соединений через интерфейс SRIO сделало такую интеграцию еще более легкой, поскольку с позиций программного обеспечения для ЦСП управление потоком данных между несколькими ЦСП незначительно отличается от управления данными, которые генерируются в рамках одного ЦСП.

Аппаратная гибкость

В традиционных системах голосовой трафик и трафик данных были разделены, что приводило к неэффективному использованию ресурсов. В зависимости от времени суток или от других параметров, влияющих на структуру трафика, доступная вычислительная мощность оставалась невостребованной, а полоса пропускания использовалась не полностью. Применяя архитектуры нового поколения, разработчики могут проектировать системы, способные гораздо более эффективно поддерживать весь трафик в одном устройстве.

В качестве примера конвергентного решения можно привести семейство изделий SurfRider компании Surf Inc., производящей аппаратное и программное обеспечение для экономичных плат, которые могут быть оптимизированы в соответствии с конкретными требованиями к трафику системы.

Изделия SurfRider/AMC позволяют объединять до восьми ЦСП на одной плате и обеспечивать пропускную способность до 10 Гбит/с. Усовершенствованная архитектура для телекоммуникационных вычислений (Advanced Telecommunications Computing Architecture, ATCA) или стойка MicroTCA позволяют установить до восьми плат.

Перспективы развития

Повышение параллельности обработки данных в ЦСП и использование высокоскоростных соединений между ЦСП, внешней памятью и другими компонентами позволило разработчикам интегральных схем создать новое поколение плат и систем шлюзов для инфраструктуры. Эти системы дают возможность поставщикам услуг параллельно предоставлять сервисы Triple Play, а также гибко адаптироваться к изменениям типа трафика и нагрузки.

Некоторые стратегии проектирования очевидны, например интеграция дополнительных сопроцессоров на кристалле устройства и повышение параллелизма операций. При этом разработчики интегральных схем и плат понимают, что цена плат с несколькими ЦСП далеко не оптимальна.

Также начинает практиковаться интеграция нескольких ядер ЦСП на одном кристалле. Помимо очевидной выгоды, связанной со снижением стоимости по сравнению с комплектом из нескольких ЦСП, многоядерные ЦСП предлагают и другие преимущества. Несколько ядер, совместно использующих память, могут иметь меньшую тактовую частоту и меньшее напряжение питания, что приводит к меньшей мощности на канал. Это особенно справедливо в отношении нескольких каналов пакетного голосового трафика, поскольку в данном случае требуется меньший объем обработки данных и пропускная способность памяти, чем для видео.

Многоядерность также создает возможности, характерные для инфраструктуры сотовой связи и появившейся в последнее время области приложений WiMAX. Это связано с необходимостью применять сложные модемы OFDM (Orthogonal Frequency Division Multiplexing) для беспроводной передачи данных. Рабочая нагрузка таких модемов требует более быстрой работы многоядерных ЦСП (1 ГГц по сравнению с 500 МГц для медиашлюзов VoIP MP), а также значительного аппаратного ускорения и наличия сопроцессоров, например на основе технологии TurboCore или алгоритма декодирования Витерби. Ограничение потребляемой мощности может приводить к уменьшению числа ядер на одном кристалле.

По мере того, как индустрия телекоммуникаций все активнее использует сервисы Triple Play, она сталкивается с такими инженерными проблемами, которые были бы неразрешимы всего несколько лет назад. Рост достигнутого уровня эксплуатационных показателей, несомненно, будет продолжаться. Но успехи разработчиков инновационных ЦСП в повышении производительности, по всей вероятности, будут также сопровождаться появлением многоядерных цифровых сигнальных процессоров и систем на одной микросхеме на базе ЦСП. Это позволит ЦСП и в дальнейшем решать сложные задачи производительности, потребления мощности, гибкости и удельной стоимости системы на канал.

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Другие статьи по данной теме:

Сообщить об ошибке