32‑разрядный суперскалярный DSP-процессор c плавающей точкой

№ 7’2013
PDF версия
Осенью 2011 года в ПКК «Миландр» было принято решение о создании линейки высокопроизводительных DSP-процессоров для применения в локаторах, сонарах и системах связи, где требуется высокая производительность. Разрабатываемый процессор будет совместим по системе команд с процессором ADSPTS201, превосходя его по производительности, и при этом сможет работать со средой разработки VisualDSP. И, самое главное, что все написанные программные модули смогут без каких-либо изменений запускаться на новом DSP-процессоре.

Введение

Осенью 2011 года в ПКК «Миландр» было принято решение о создании линейки высокопроизводительных DSP-процессоров для применения в локаторах, сонарах и системах связи, где требуется высокая производительность. По анализу тех зарубежных аналогов, которые применяются сегодня в приведенных областях, выяснилось, что в подавляющих случаях это процессор Tigersharc компании Analog Devices. В результате было принято решение разработать процессор, совместимый по системе команд со старшим представителем серии Tigersharc — ADSP-TS201. Эта новая микросхема будет первой в линейке высокопроизводительных DSP-процессоров. Совместимость по системе должна не только позволить запускать модули, уже разработанные для ADSP-TS201, но и использовать среду разработки VisualDSP.

Разрабатываемый DSP-процессор (далее ВПЦОС) отличается высокой вычислительной мощностью и при этом позволяет строить многопроцессорные системы (кластеры). Для разработки сложных процессорных систем компания будет поставлять своим заказчикам не только отдельную микросхему, но и целый аппаратно-программный комплект, в состав которого входят:

  • процессор ВПЦОС;
  • среда разработки;
  • операционная система;
  • отладочные компоненты.

Остановимся на каждой из четырех позиций более подробно.

 

Процессор ВПЦОС

Основные характеристики разрабатываемого DSP-процессора (рис. 1):

  • Частота ядра — 500 МГц.
  • Размер внутренней памяти — 24 Мбит. Память разбита на шесть блоков, доступ к которым можно выполнять одновременно, что ускоряет вычисление при размещении кода и данных в разных блоках.
  • Архитектура процессора — VLIW с длиной шины 128 бит, что дает возможность выполнять до четырех команд (32 бита) за такт.
  • Два вычислительных блока, позволяющих выполнять операции как с фиксированной, так и с плавающей точкой.
  • Два целочисленных АЛУ, с помощью которых можно вычислять следующие операнды для расчетов. Таким образом, процесс обработки в вычислительных блоках не прерывается для подготовки новых данных.
  • Два блока-ускорителя для поддержки операций в цифровых системах связи (Viterbi-декодеры, вычисление корреляционных функций в системах связи с кодовой модуляцией, а также в GPS-приемниках).
  • 14 каналов DMA.
  • Четыре полнодуплексных LVDS-порта. Разрядность каждого из портов можно задать равной одному или четырем битам. Данные передаются по обоим фронтам синхросигнала, что обеспечивает пропускную способность каждого из каналов до 1 Гбайт/с.
  • Внешняя параллельная шина с разрядностью данных 64 бита и разрядностью адреса 32 бита. Эта шина обеспечивает возможность подключать как внешнюю статическую память (два селектора), так и внешнюю динамическую SDRAM-память (четыре селектора).
  • Микросхема будет выпускаться по технологии 65 нм (фабрика TSMC).
  • Потребляемая мощность — не более 2 Вт.
  • Система команд совместима с процессором ADSP-TS201.
Структурная схема разрабатываемого процессора

Рис. 1. Структурная схема разрабатываемого процессора

Структура однопроцессорной системы приведена на рис. 2.

Вычислительная однопроцессорная система

Рис. 2. Вычислительная однопроцессорная система

Как показано на рис. 2, в состав вычислительной системы входят:

  • Разрабатываемый DSP-процессор.
  • Загрузочная внешняя флэш-память, из которой после включения питания программа загружается в процессор.
  • От одного до четырех дополнительных модулей SDRAM-памяти для хранения промежуточных результатов вычислений.
  • Периферийные модули (АЦП, шинные формирователи и т. д.).

В случае недостаточной вычислительной мощности одного процессора можно строить кластеры на ВПЦОС. Процессоры в этих кластерах можно объединять в виде системы с общей шиной, с помощью последовательных Link-портов либо в виде гетеродинной системы, где присутствуют оба подключения.

При объединении процессоров через общую шину (таким образом можно объединять до четырех DSP) адресные пространства каждого из процессоров, а также адресные пространства внешней статической/динамической памяти образуют единое пространство (рис. 3).

Адресное пространство многопроцессорной системы

Рис. 3. Адресное пространство многопроцессорной системы

Есть некоторые отличия между разрабатываемым процессором и ADSP-TS201:

  • Внутренняя память реализована в виде статической SRAM-памяти, а не динамической DRAM, как в TS201. Это изменение позволяет увеличить рабочую температуру кристалла со 105 до 125 °C, а также сделать микросхему более устойчивой к спецвоздействиям.
  • В кристалл процессора добавлен термодиод, что позволит измерять температуру кристалла.
  • Из-за отсутствия внутренней динамической памяти пропала необходимость в дополнительном внешнем питании (1,5 В).
  • Микросхема будет выпускаться в BGA-корпусе с керамическим основанием, а не с пластиковым, как у аналога. Кристалл в корпусе будет герметично закрыт от внешней среды.
  • Конвейер процеса уменьшился на две стадии, что в свою очередь позволило увеличить производительность DSP на той же самой частоте. В таблице приведены сравнительные характеристики проектируемого процессора и аналога. (Приведенные числа — это количество тактов ядра.)
Таблица. Сравнительные характеристики проектируемого процессора и его аналога

Тест

ВПЦОС

TS201

Ускорение, %

Матричный фильтр

46 498

55 994

17

Обращение матриц

2 379 962

2 488 498

4

Ранговый обнаружитель

332 006

353 014

6

 

Среда разработки

Для таких сложных процессоров среда разработки становится очень важным элементом в цепочке создания аппаратуры, особенно если разрабатывается многопроцессорный кластер.

Разрабатываемый процессор построен по архитектуре VLIW (very long instruction width) и позволяет выполнять до четырех инструкций за такт. При этом на сочетание инструкций накладываются определенные ограничения: они не должны задействовать одни и те же вычислительные модули. Таким образом, даже если программа разрабатывается на ассемблере, необходимо проверять, нет ли коллизий в инструкциях в одной строке. Если же разработка идет на языке высокого уровня (С или C++), то важным элементом среды становится компилятор кода, который оптимально раскладывает конструкции языка на инструкции процессора.

Также важным элементом среды такого сложного процессора является возможность отлаживать код на целевом ядре. Для этого процессор через отладочный интерфейс JTAG подключается к среде разработки. С ее помощью можно останавливать выполнение программы, ставить точки останова, а также отслеживать состояния внутренних регистров и памяти.

Еще одним неотъемлемым элементом среды разработки для DSP-процессора должна быть библиотека оптимизированных функций обработки сигнала, которые позволяют достичь максимальной производительности.

Все перечисленные особенности реализованы в среде VisualDSP компании Analog Devices. Проектируемый процессор может работать со средой VisualDSP и поддерживает все функции среды. В данный момент в компании «Миландр» идет проектирование собственной среды разработки, которая заменит VisualDSP.

 

Операционная система

Для того чтобы ускорить разработку системы, кроме оптимизированных DSP-функций нужно также иметь в наличии верифицированную операционную систему, которая позволит абстрагировать аппаратную реализацию функций переключений задач, обработки прерываний и других аппаратно-зависимых функций. Такая операционная система входит в среду разработки VisualDSP (VDK).

 

Отладочные компоненты

Для более быстрого прототипирования системы заказчики могут использовать те отладочные комплекты, которые разрабатывает и поставляет компания «Миландр». Эти отладочные платы представляют собой однопроцессорные системы, двух- и четырехпроцессорные кластеры.

 

Заключение

Разрабатываемый процессор будет совместим по системе команд с процессором ADSP-TS201, превосходя его по производительности, и при этом сможет работать со средой разработки VisualDSP. И самое главное, что все написанные программные модули смогут без каких-либо изменений запускаться на новом DSP-процессоре. С выходом этой микросхемы компания «Миландр» закроет сегодняшнюю потребность отечественного рынка в высокопроизводительных DSP-процессорах для локаторов и сонаров, имеющих приемку «5».

А что же дальше?.. Новые системы предъявляют еще бóльшие требования к производительности отдельных микросхем. Поэтому компания продолжит развитие DSP-про-цессоров, выпускаемых с приемкой «5». Новые ядра должны будут обладать как минимум удвоенной вычислительной мощностью по сравнению с сегодняшней и обеспечивать значительный прирост в пропускной способности внешних интерфейсов.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *