Проектирование подсистемы питания для интегрированных ИС ВЧ

№ 3’2015
PDF версия
Увеличение количества внутренних функциональных блоков в интегральной схеме для диапазона высоких частот (ИС ВЧ) приводит к росту числа потенциальных источников наводимого шума, что повышает важность грамотной стабилизации напряжения питания. В статье проанализировано влияние шума источника питания на характеристики ИС ВЧ. В качестве примера приведена микросхема квадратурного демодулятора ADRF6820 с интегрированными синтезатором с фазовой автоподстройкой частоты (ФАПЧ) и генератором, управляемым напряжением (ГУН), однако выводы данной статьи применимы и ко многим другим высококачественным ВЧ ИС.

Шум источника питания может негативно влиять на линейность, порождая побочные продукты смешения частоты в демодуляторе, и приводить к ухудшению фазового шума в синтезаторе с ФАПЧ/ГУН. Подробная оценка требуемого качества питания сопровождается рекомендациями по проектированию подсистемы питания на базе линейных стабилизаторов с малым падением напряжения (low-dropout, LDO) и импульсных стабилизаторов.

Благодаря высокому уровню интеграции ВЧ-схем и работе от двух напряжений питания ADRF6820 представляет собой идеальный объект для анализа. В нем применяется схожее с квадратурным демодулятором ADL5380 ядро активного смесителя и такие же ядра синтезатора с ФАПЧ/ГУН, как в ADRF6720, поэтому представленная в статье информация распространяется и на эти два компонента. Кроме того, рассматриваемые решения для подсистемы питания могут быть использованы и в других проектах с аналогичным потреблением тока, работающих с напряжением питания 3,3 или 5 В.

Квадратурный демодулятор/синтезатор ADRF6820, блок-схема которого изображена на рис. 1, идеально подходит для систем связи следующего поколения. Этот компонент с богатыми функциональными возможностями содержит обладающий повышенной линейностью широкополосный квадратурный (I/Q) демодулятор, интегрированную схему ФАПЧ с дробным коэффициентом деления (N) и многоядерный ГУН с низким фазовым шумом. В нем также интегрированы ВЧ-ключ 2:1, перестраиваемый ВЧ-трансформатор (балун), программируемый ВЧ-аттенюатор и два LDO-стабилизатора. Эта обладающая высокой степенью интеграции ИС ВЧ выпускается в корпусе LFCSP с габаритами 6×6 мм.

Упрощенная блок-схема ADRF6820

Рис. 1. Упрощенная блок-схема ADRF6820

 

Чувствительность к шумам напряжения питания

Влиянию шума цепи питания больше всего подвержены ядро смесителя и синтезатор. Шум, наводимый в ядре смесителя, порождает нежелательные продукты смешения, ухудшающие линейность и динамический диапазон. Это в особенности критично для квадратурного демодулятора, поскольку низкочастотные продукты смешения попадают в рабочую полосу модулирующих частот. Подобным образом шум цепи питания может вызывать ухудшение фазового шума синтезатора с ФАПЧ/ГУН. Влияние нежелательных продуктов смешения и увеличение фазового шума для большинства смесителей и синтезаторов носит схожий характер; причем степень ухудшения характеристик определяется архитектурой компонента и топологией конкретного кристалла. Четкое представление о чувствительности компонента к шумам цепи питания позволяет спроектировать подсистему питания, обеспечивающую оптимальные характеристики и КПД.

 

Влияние на квадратурный демодулятор

В качестве ядра активного смесителя в ADRF6820 применяется элемент Гильберта с двойной балансировкой, показанный на рис. 2. Термин «двойная балансировка» здесь означает, что и порт ВЧ (RF), и порт гетеродина (LO) работают с дифференциальными сигналами.

Активный смеситель на элементе Гильберта с двойной балансировкой

Рис. 2. Активный смеситель на элементе Гильберта с двойной балансировкой

После подавления фильтром гармоник высокого порядка результирующие выходные сигналы смесителя представляют собой сумму и разность входных сигналов, поступающих на порты RF и LO. Разностная составляющая, которую также называют сигналом промежуточной частоты (ПЧ), — это полезный сигнал, находящийся в представляющей интерес полосе частот. Суммарная составляющая не попадает в рабочую полосу и отфильтровывается.

V(t) = (2vRF/π)×[cos(ωRFtωLOt)+cos(ωRFt+ωLOt)].

В идеале на ядро смесителя должны поступать только полезный сигнал ВЧ и сигнал гетеродина, однако на практике это редкость. Шум цепи питания может наводиться на входы смесителя и проявляться на выходах в виде побочных спектральных составляющих смешения. Относительные амплитуды этих составляющих могут меняться в зависимости от источника наводки шумов. На рис. 3 показан пример спектра выходного сигнала смесителя и вероятные места появления побочных продуктов смешения, вызванных наводками шума цепи питания. Спектральная составляющая CW на рисунке соответствует немодулированному синусоидальному сигналу (continuous wave), который наводится на цепь напряжения питания и может быть вызван, например, коммутацией в импульсном стабилизаторе с тактовой частотой 600 кГц или 1,2 МГц. Этот шум способен привести к проблемам двух типов. Если шум наводится на выходы смесителя, то гармонический сигнал CW появится на выходе без преобразования частоты. Если шум наводится на входы смесителя, то гармонический сигнал CW будет модулировать сигналы RF и LO, приводя к появлению продуктов модуляции на частотах IF ±CW.

Пример спектра выходного сигнала смесителя при наводках шума цепи питания

Рис. 3. Пример спектра выходного сигнала смесителя при наводках шума цепи питания

Продукты смешения могут располагаться близко к полезному сигналу ПЧ, что затрудняет их фильтрацию и делает потерю динамического диапазона неизбежной. Это особенно справедливо для квадратурных демодуляторов, поскольку их выходной сигнал является комплексным и центрирован относительно нулевой частоты. Выходной каскад демодулированных сигналов ADRF6820 имеет полосу от нуля до 600 МГц. При питании ядра смесителя от импульсного стабилизатора с частотой коммутации 1,2 МГц нежелательные продукты смешения будут появляться на частоте IF ±1,2 МГц.

 

Влияние шума на синтезатор частот

В источниках, ссылки на которые приведены в конце статьи, дана ценная информация о влиянии шума цепи питания на интегрированные микросхемы синтезаторов с ФАПЧ/ГУН. Рассматриваемые в них принципы распространяются и на другие проекты с аналогичной архитектурой, однако если проекты не полностью идентичны, анализ цепи питания понадобится производить с нуля. Так, интегрированный LDO-стабилизатор в цепи питания ГУН ADRF6820 вносит меньший уровень шума по сравнению с цепью питания схемы ФАПЧ, в которой не используется интегрированный стабилизатор.

 

Домены питания и потребляемый ток ADRF6820

Начинать проектирование подсистемы питания следует с рассмотрения доменов питания ИС ВЧ и определения того, от какого домена питаются отдельные ВЧ-блоки. Также необходимо выяснить, мощность потребляемую каждым доменом, рабочие режимы, которые влияют на потребляемую мощность, и коэффициент ослабления пульсаций питания для каждого домена. Используя эту информацию, можно оценить чувствительность ИС ВЧ к шуму цепи питания.

Основные функциональные блоки ADRF6820 имеют собственные выводы питания. Два домена питаются от напряжения 5 В: ядро смесителя — от цепи VPMX, а входной интерфейс ВЧ и входные ключи — от цепи VPRF. Остальные домены питаются от напряжения 3,3 В. Цепь VPOS_DIG подключается к интегрированному LDO-стабилизатору, который выдает напряжение 2,5 В, потребляемое интерфейсом SPI, а также входящими в состав синтезатора ΣΔ модулятором и делителями FRAC/INT. По цепи VPOS_PLL осуществляется питание внутренних блоков схемы ФАПЧ, включая каскад входного сигнала опорной частоты (REFIN), фазочастотный детектор (PFD) и схему накачки заряда (CP). Тракт сигнала гетеродина, в том числе усилитель сигнала полосы модулирующих частот и схема постоянного смещения, питается от цепей VPOS_LO1 и VPOS_LO2. Наконец, цепь VPOS_VCO подключается к еще одному интегрированному LDO-стабилизатору, который выдает напряжение 2,8 В, потребляемое многоядерным ГУН. Этот LDO-стабилизатор крайне важен для минимизации чувствительности компонента к шумам напряжения питания.

ADRF6820 может быть сконфигурирован для работы в нескольких режимах. Компонент потребляет менее 1,5 мВт в нормальном режиме при частоте гетеродина 2850 МГц. Снижение тока смещения позволяет одновременно сократить потребляемую мощность и повысить характеристики. Увеличение тока смещения смесителя приводит к улучшению линейности ядра смесителя и параметра IIP3 (точка пересечения с зависимостью интермодуляционных искажений третьего порядка по входу), однако при этом ухудшается коэффициент шума и повышается потребляемая мощность. Если наиболее важной характеристикой является коэффициент шума, то ток смещения смесителя можно понизить, сократив за счет этого шум в ядре смесителя и потребляемую мощность. Усилители полосы модулирующих частот на выходе также поддерживают возможность изменения уровня максимального выходного тока для работы с низкоимпедансной нагрузкой. Низкоимпедансные нагрузки требуют большего тока и большей мощности. В техническом описании компонента приведены таблицы с величинами потребляемой мощности в каждом из рабочих режимов.

 

Процедура измерения и результаты

Наводки шума по цепи питания приводят к появлению нежелательных гармонических составляющих на частотах CW и IF ±CW. Для имитации подобных наводок необходимо подать немодулированный гармонический сигнал (CW) на каждый вывод питания и измерить амплитуду результирующих продуктов смешения относительно уровня входного сигнала CW. Результатом измерения является величина, которая называется коэффициентом ослабления пульсаций питания (power supply rejection ratio, PSRR) и измеряется в децибелах (дБ). Ослабление пульсаций питания зависит от частоты, и для получения частотной характеристики требуется линейная перестройка частоты сигнала CW в диапазоне от 30 кГц до 1 ГГц. Величина коэффициента ослабления пульсаций в представляющем интерес диапазоне частот позволяет определить, необходима ли дополнительная фильтрация. PSRR вычисляется следующим образом:

PSRR CW (дБ) = амплитуда входного сигнала CW (дБм) –  измеренное сквозное прохождение CW на выход I/Q (дБм),

PSRR(IF ±CW) (дБ) = амплитуда входного сигнала CW (дБм) – измеренное сквозное прохождение IF ±CW на выход I/Q (дБм),

(IF + CW) в дБм = (IF – CW) в дБм,

поскольку гармонические составляющие, появляющиеся после модуляции несущей сигналом CW, имеют равные амплитуды.

 

Лабораторная тестовая конфигурация

Лабораторная тестовая конфигурация изображена на рис. 4. Для формирования синусоидального сигнала с линейной разверткой по частоте и смещением 3,3 или 5 В к анализатору цепей подключается источник постоянного напряжения 3,3 или 5 В. Полученный сигнал подается на каждый из выводов питания ИС ВЧ. Входные сигналы ВЧ (RF) и гетеродина (LO) формируются при помощи двух генераторов сигналов. Спектр выходного сигнала измеряется при помощи спектроанализатора.

Тестовая конфигурация для измерения PSRR ADRF6820

Рис. 4. Тестовая конфигурация для измерения PSRR ADRF6820

 

Процедура измерения

Амплитуда нежелательных продуктов смешения зависит от коэффициента ослабления пульсаций питания микросхемы, а также от размера и местоположения конденсаторов развязки на оценочной плате. Рис. 5 иллюстрирует амплитуду гармонических сигналов (IF+CW) на выходе при подаче синусоидального сигнала с уровнем 0 дБ на контакт питания. Без применения конденсаторов развязки амплитуда нежелательного гармонического сигнала составляет от –70 до –80 дБн. В техническом описании рекомендуется подключить в непосредственной близости от микросхемы конденсатор номиналом 100 пФ на верхней стороне платы и конденсатор номиналом 0,1 мкФ на нижней стороне платы. Резонансный эффект этих внешних конденсаторов развязки можно наблюдать на графике. Изменение характеристики на частоте 16 МГц вызвано резонансным контуром, образуемым конденсатором номиналом 0,1 мкФ и паразитной индуктивностью 1 нГн. Изменение характеристики на частоте 356 МГц вызвано резонансным контуром, образуемым конденсатором номиналом 100 пФ и суммарной паразитной индуктивностью двух конденсаторов, равной 2 нГн. Изменение характеристики на частоте 500 МГц вызвано резонансным контуром, образуемым конденсатором номиналом 100 пФ и паразитной индуктивностью 1 нГн.

Влияние резонансных эффектов конденсаторов развязки на сигналы IF ±CW

Рис. 5. Влияние резонансных эффектов конденсаторов развязки на сигналы IF ±CW

 

Результаты

Амплитуды сигнала помехи (CW) по цепи питания и модулированных сигналов (IF ±CW) были измерены на квадратурных выходах компонента. Помеха подавалась только на отдельную тестируемую цепь питания. Рис. 6 иллюстрирует амплитуду гармонических сигналов (IF ±CW) при добавлении в цепь питания синусоидального сигнала с уровнем 0 дБ и линейной разверткой по частоте в диапазоне от 30 кГц до 1 ГГц. На рис. 7 показано сквозное прохождение гармонического сигнала CW на квадратурные выходы.

PSRR для гармонического сигнала (IF ±CW)

Рис. 6. PSRR для гармонического сигнала (IF ±CW)

PSRR для гармонического сигнала CW

Рис. 7. PSRR для гармонического сигнала CW

 

Анализ

Приведенные графики дают неоценимую помощь в оценке чувствительности к шуму по каждому из выводов питания. Цепь VPOS_PLL имеет наихудшее подавление пульсаций питания и поэтому является наиболее чувствительным узлом. Данный вывод используется для схемы ФАПЧ, включая вход опорной частоты, фазочастотный детектор и схему накачки заряда. Эти чувствительные функциональные блоки определяют погрешность формирования и фазовые характеристики сигнала гетеродина, соответственно, любой наводимый на них шум непосредственно проявляется на выходе компонента.

По тем же причинам можно было бы предположить, что цепь питания ГУН также является критическим узлом. Однако графики показывают, что ослабление пульсаций питания по цепи VPOS_VCO намного лучше, чем по цепи VPOS_PLL. Данный факт обусловлен тем, что на самом деле ГУН питается от внутреннего LDO-стабилизатора, который изолирует ГУН от шумов на внешнем выводе, а также поддерживает фиксированный уровень спектральной плотности шума на входе ГУН. Цепь питания схемы ФАПЧ не содержит внутреннего LDO-стабилизатора, а потому данный вывод наиболее восприимчив к шуму. Таким образом, для достижения оптимальных характеристик критически важно изолировать соответствующий внешний вывод от потенциальных наводок шума.

Петлевой фильтр схемы ФАПЧ ослабляет сигналы CW на высоких частотах, поэтому цепь VPOS_PLL имеет высокую чувствительность на низких частотах, которая постепенно снижается по мере перестройки частоты от 30 кГц до 1 ГГц. На высоких частотах мешающий тональный сигнал ослабляется, и уровень мощности сигнала помехи, попадающего в схему ФАПЧ, значительно ниже. Таким образом, подавление пульсаций в цепи VPOS_PLL на высоких частотах лучше по сравнению с другими доменами питания. Номиналы компонентов петлевого фильтра (рис. 8) были выбраны для работы с полосой 20 кГц.

Конфигурация петлевого фильтра с шириной полосы 20 кГц

Рис. 8. Конфигурация петлевого фильтра с шириной полосы 20 кГц

По степени восприимчивости к шуму цепи питания располагаются в следующем порядке (от наиболее к наименее восприимчивой): VPOS_PLL, VPOS_LO2, VPOS_VCO, VPOS_LO1, VPOS_DIG, VPMX и VPRF.

 

Проектирование подсистемы питания

С помощью информации о максимальной потребляемой мощности ADRF6820 в различных режимах и чувствительности каждого из доменов питания было спроектировано несколько реализаций подсистемы управления питания на базе импульсных стабилизаторов и LDO-стабилизаторов, что позволило определить области применимости каждого из решений. Напряжения питания ADRF6820 (5 и 3,3 В) формируются из напряжения источника питания (6 В) при помощи стабилизаторов. На рис. 9 изображена схема формирования напряжения цепей питания VPMX и VPRF (5 В). LDO-стабилизатор ADP7104 на основе КМОП-транзистора обеспечивает ток нагрузки до 500 мА. Понижающий импульсный стабилизатор ADP2370 с малым потребляемым током поддерживает работу с частотой коммутации 1,2 МГц или 600 кГц. Для ослабления шумов, возникающих из-за коммутации, к выходу стабилизатора были подключены дополнительные фильтрующие компоненты. ADP2370 способен обеспечивать ток нагрузки до 800 мА. Питание 5 В для ADRF6820 можно брать от любого из двух стабилизаторов. К каждому из выводов питания были подключены дополнительные компоненты для фильтрации и развязки.

Схема формирования напряжения питания 5 В

Рис. 9. Схема формирования напряжения питания 5 В

На рис. 10 показана схема формирования напряжения питания 3,3 В. Напряжение источника питания по-прежнему составляет 6 В, однако прежде чем получить окончательное стабилизированное напряжение 3,3 В, оно понижается до промежуточного значения при помощи дополнительного LDO-стабилизатора. При получении стабилизированного напряжения 3,3 В из напряжения источника 6 В посредством каскадов LDO максимальный КПД составил бы 55%. Использование импульсного стабилизатора минимизирует потери мощности, поскольку в стабилизаторах данного типа применяется архитектура с широтно-импульсной модуляцией (ШИМ).

Схема формирования напряжения питания 3,3 В

Рис. 10. Схема формирования напряжения питания 3,3 В

Схема формирования напряжения питания 3,3 В предоставляет больше возможностей для эксперимента. Помимо того что напряжение питания 3,3 В может формироваться с помощью либо LDO-стабилизаторов, либо импульсного стабилизатора, могут быть рассмотрены и варианты с подключением дополнительного LDO-стабилизатора в цепи VPOS_PLL и дополнительного LDO-стабилизатора для развязки в цепи VPOS_DIG. Поскольку цепь питания схемы ФАПЧ является наиболее чувствительной, были опробованы три решения с различным уровнем выходного шума: LDO-стабилизатор с крайне низким шумом ADP151 на базе КМОП-транзистора (выходной шум 9 мкВ, ср.кв.); LDO-стабилизатор с низким шумом ADP7104 на базе КМОП-транзистора (выходной шум 15 мкВ, ср.кв.) и понижающий импульсный стабилизатор ADP2370. Нам необходимо определить максимальный уровень шума в цепи питания, при котором уровень фазового шума не будет превышать требуемого значения. Это позволит выяснить, действительно ли LDO-стабилизатор с наименьшим уровнем шума и наилучшими характеристиками абсолютно необходим в проекте.

Также был исследован вариант с добавлением LDO-стабилизатора с низким шумом ADP121 (выходное напряжение 3,3 В) в цепь питания VPOS_DIG, чтобы выяснить, повлияет ли шум цифровой части компонента на характеристики. Шум в цепи питания цифровой части, как правило, выше, чем шум в цепях питания аналоговой части, из-за переключений уровня сигналов в интерфейсе SPI. Мы хотели проверить, потребуется ли отдельный стабилизатор для цепи напряжения питания цифровой части (3,3 В), или же ее можно подключить непосредственно к напряжению питания аналоговой части. Стабилизатор ADP121 был выбран из-за его низкой стоимости.

 

Выводы и рекомендации по проектированию подсистемы питания

Как следует из рис. 11, уровень фазового шума не зависит от того, применяется в наиболее чувствительной цепи питания VPOS_PLL недорогой LDO-стабилизатор ADP151 или высококачественный LDO-стабилизатор с низким шумом ADP7104. В то же время, как показано на рис. 12, при использовании импульсного стабилизатора ADP2370 характеристики ухудшаются. Применение импульсного стабилизатора вызывает появление «горба» шума в выходном спектре (рис. 13). Таким образом, интегрированный фазовый шум поддерживается на низком уровне при среднеквадратическом напряжении шума в цепи VPOS_PLL до 15 мкВ, однако использовать импульсный стабилизатор в этой цепи нельзя. Применение LDO-стабилизатора с меньшим уровнем шума не дает никаких преимуществ.

Интегрированный фазовый шум при использовании ADP151 и ADP7104

Рис. 11. Интегрированный фазовый шум при использовании ADP151 и ADP7104

Интегрированный фазовый шум при использовании ADP151 и ADP2370

Рис. 12. Интегрированный фазовый шум при использовании ADP151 и ADP2370

Спектр выходного напряжения ADP2370

Рис. 13. Спектр выходного напряжения ADP2370

На рис. 14 видно, что независимо от того, используется ли при формировании остальных напряжений питания импульсный или LDO-стабилизатор, сохраняется хороший уровень фазового шума. Выводы напряжений питания 5 В (VMPX и VPRF) можно соединить и подключить к одной цепи питания. Выводы напряжений питания 3,3 В VPOS_LO1, VPOS_LO2 и VPOS_VCO также можно соединить и подключить к одной цепи питания. Цепь VPOS_DIG не требует независимого LDO-стабилизатора и может быть подключена к напряжению питания аналоговой части 3,3 В.

Сравнение коэффициентов шума импульсного и LDO-стабилизаторов

Рис. 14. Сравнение коэффициентов шума импульсного и LDO-стабилизаторов

Рекомендованный проект подсистемы питания для напряжения источника 6 В, приведенный на рис. 15, содержит LDO-стабилизаторы ADP7104 (5 В) и ADP7104 (3,3 В). В этом решении применяются только LDO-стабилизаторы, поскольку напряжение источника близко к требуемым напряжениям питания компонента. Оно обеспечивает приемлемый КПД, поэтому применение импульсных стабилизаторов и фильтрующих компонентов, увеличивающих стоимость схемы, не требуется.

Рекомендованный проект подсистемы питания для напряжения источника 6 В

Рис. 15. Рекомендованный проект подсистемы питания для напряжения источника 6 В

Рекомендованный проект подсистемы питания для напряжения источника 12 В, приведенный на рис. 16, включает два импульсных и один LDO-стабилизатор. Импульсные стабилизаторы предназначены для повышения КПД, поскольку в данном случае напряжение источника намного выше необходимых напряжений питания компонента. Все выводы питания, за исключением наиболее чувствительной цепи VPOS_PLL, могут быть подключены к импульсным стабилизаторам. Для формирования напряжения питания VPOS_PLL может быть использован как ADP7104, так и ADP151.

Рекомендованный проект подсистемы питания для напряжения источника 12 В

Рис. 16. Рекомендованный проект подсистемы питания для напряжения источника 12 В

Литература
  1. Circuit Note CN0147. Powering a Fractional-N Voltage-Controlled Oscillator (VCO) with Low Noise LDO Regulators for Reduced Phase Noise. Analog Devices, Inc., 2010.
  2. Collins I. Integrated PLLs and VCOs [Part 2]. Radio-Electronics. com. Nov 2010.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *