Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2005 №3

IDT: программные и аппаратные средства поддержки разработок для телекоммуникационных микросхем

Мамаева Татьяна


В статье представлен обзор аппаратных и программных средств поддержки разработок на базе специализированных телекоммуникационных микросхем компании IDT, приводятся краткие технические характеристики некоторых отладочных комплектов. Настоящая публикация является продолжением статьи, опубликованной в «КиТ» № 7 '2004 и посвященной описанию спектра изделий IDT для телекоммуникаций.

Постоянное повышение скорости передачи и обработки информации в современных си стемах связи требует использования быстро действующих цифровых устройств. Поэтому одним из основных стратегических направлений деятель ности компании IDT является разработка новых про дуктов, удовлетворяющих современным требовани ям к системам связи и телекоммуникаций. Еще одним направлением, не менее успешно развиваемым ком панией, является производство отладочных комплек тов, ориентированных на поддержку телекоммуни кационных семейств. Для разработок на базе специа лизированных телекоммуникационных микросхем (LIU, трансиверов SuperJET, кодеков, тактовых гене раторов WAN PLL, цифровых коммутаторов) корпо рация IDT предлагает недорогие отладочные комплек ты, в общем случае состоящие из оценочной платы, программного обеспечения с графическим пользова тельским интерфейсом, CD с документацией, интер фейсного кабеля RS232 и блока питания.

Отладочные комплекты для разработки на ба зе микросхем LIU позволяют моделировать соединения с использованием линейного интерфейса T1/E1/J1 для работы на короткие или длинные ли нии. Полный перечень отладочных комплектов для микросхем LIU приводится в таблице 1.

Таблица 1

Состав отладочного комплекта рассмотрим на при мере IDT82EBV2082. Оценочная плата комплекта (рис. 1) построена на базе микросхемы линейного ин терфейса LIU IDT82V2082, микроконтроллера Atmel AT89C51, ПЛИС Altera EPM7128, содержит два коннектора RJ45, один BNC-разъем для подклю чения внешнего источника тактового сигнала и другую вспомогательную периферию (джам перы, разъем RS232). Управление оценочной платой IDT82EBV2082 осуществляется через графический пользовательский интерфейс. После запуска пакета на экране появится ок но (рис. 2), рабочее пространство которого можно разделить на следующие зоны: систем ное меню и панели инструментов, графичес кое поле c разбивкой на функциональные бло ки, строка состояния.

Оценочная плата IDT82EBV2082
Рис. 1. Оценочная плата IDT82EBV2082
Графический пользовательский интерфейс для IDT82EBV2082
Рис. 2. Графический пользовательский интерфейс для IDT82EBV2082

С помощью команд системного меню осу ществляется загрузка существующих и созда ние новых скриптовых файлов, управление па раметрами рабочего пространства, настройка режимов работы последовательного порта, кон фигурации ПЛИС, доступ к содержимому вну тренних регистров IDT82EBV2082 с возможно стью их редактирования. Панели инструмен тов позволяют выполнить те же самые команды простым щелчком «мыши» на выбранной пик тограмме. В графической зоне также возможен просмотр и редактирование внутренних реги стров IDT82EBV2082. Эта операция может осу ществляться путем выбора функционального блока и последующего выбора нужного реги стра из всплывающего меню.

Рекомендуемая конфигурация компьютера для работы с отладочным комплектом IDT82EBV2082 следующая: процессор Pentium MMX 166 МГц или более мощный, свободная область на жестком диске 500 Мбайт или бо лее, ОЗУ 64 Мбайт или более, монитор SVGA 1024 x 768, операционная система Microsoft Windows 9х/2000/NT, мышка (2 или 3 кноп ки), последовательный порт со скоростью пе редачи данных до 9600 бит/c.

Отладочные комплекты для разработки на базе трансиверов SuperJET позволяют моделировать соединения для ближней и даль ней связи с использованием линейного интер фейса T1/E1/J1 и фреймера. Перечень отладоч ных комплектов для трансиверов приводит ся в таблице 2.

Таблица 2

Для примера рассмотрим состав отладочно го комплекта IDT82EBP2282. Оценочная пла та IDT82EBP2282 (рис. 3) построена на базе микросхемы трансивера IDT82P2282, такто вого генератора с PLL — IDT82V3002, микро контроллера IDT79RC32V332, ПЛИС Altera EPM7128, Flash-памяти AM29LV040B для хра нения firmware, SRAM IDT71V416. Она содер жит два коннектора RJ45, один BNC-разъем для подключения внешнего источника такто вого сигнала и вспомогательную периферию.

Возможности графического пользователь ского интерфейса IDT82EBP2282 (рис. 4) гораз до шире, чем у IDT82EBV2082, и в дополнение к уже перечисленным командам позволяют на страивать параметры схемы тактирования (опорные сигналы, цепи PLL) и выбирать ре жим работы — T1/J1 или E1.

Оценочная плата IDT82EBP2282
Рис. 3. Оценочная плата IDT82EBP2282
Графический пользовательский интерфейс для IDT82EBP2282
Рис. 4. Графический пользовательский интерфейс для IDT82EBP2282

Рекомендуемая конфигурация компьюте ра для работы с отладочным комплектом IDT82EBP2282 имеет сходство с конфигураци ей, требующейся для IDT82EBV2082. Исклю чение составляет лишь последовательный порт, который в последнем случае должен обеспечивать скорость передачи данных до 115200 бит/c.

Отладочные комплекты для разработки на базе тактовых генераторов WAN PLLпредназначены для моделирования сигналов синхронизации интерфейсов цифровых або нентских линий, волоконно-оптических и беспроводных сетей передачи данных. В таблице 3 представлен перечень отладоч ных комплектов.

Таблица 3

Состав отладочного комплекта рассмотрим на примере IDT82EBV3012. Оценочная плата (рис. 5) построена на базе тактового генерато ра IDT82V3012, содержит два BNC-разъема для подключения внешних источников синхро низации и множество контрольных точек для съема испытательных сигналов. Рекомендуе мый инструментарий для работы с отладоч ным комплектом IDT82EBV3012: осциллограф, генератор опорных частот 8 кГц, 1,544 МГц, 2,048 МГц или 19,44 МГц, универсальный ча стотомер.

Оценочная плата IDT82EBV3012
Рис. 5. Оценочная плата IDT82EBV3012

Отладочные комплекты для разработки на базе кодеков и SLICпозволяют моделиро вать прием и передачу голосовых данных в ци фровые линии через аналоговые телефонные сети общего пользования. Перечень отладоч ных комплектов и SLIC-карт, предлагаемых корпорацией IDT, приводится в таблице 4.

Таблица 4

Для примера рассмотрим отладочный ком плект IDT82EBV1068. Базовая плата (рис. 6) построена на базе кодека IDT82V1068, микро контроллера Atmel AT89C52, ПЛИС Altera EPM7128. Кроме того, она содержит восемь SLIC-интерфейсов, четыре BNC-разъема для подключения тестера-анализатора PCM-4, разъем RS232.

Оценочная плата IDT82EBV1068
Рис. 6. Оценочная плата IDT82EBV1068

Управление оценочной платой IDT82EBV1068 осуществляется также посредством графиче ского пользовательского интерфейса. После запуска пакета на экране появится окно наст ройки параметров оценочной платы (рис. 7), в котором требуется установить режим рабо ты (MPI или GCI), типы кодека и SLIC, наст роить COM-порт. После всех необходимых установок загружается рабочее окно (рис. 8), системное меню которого содержит команды для управления параметрами SLIC и таймсло тами, настройками цифрового интерфейса (унифицированного схемного интерфейса GCI или микропроцессорного интерфейса MPI), генератора FSK и тонального генератора, а так же команды выбора типа диагностического те ста, установки значений коэффициентов ци фровых фильтров. Расчет коэффициентов фильтров и генерация исходного файла для загрузки осуществляется под управлением программы Cal48, которая также входит в со став отладочного комплекта.

Окно настройки параметров оценочной платы IDT82EBV1068
Рис. 7. Окно настройки параметров оценочной платы IDT82EBV1068
Графический пользовательский интерфейс для IDT82EBV1068
Рис. 8. Графический пользовательский интерфейс для IDT82EBV1068

Для работы с отладочным комплектом IDT82EBV1068 рекомендуется следующая кон фигурация системы: компьютер типа IBM PC AT, операционная система Microsoft Windows 98/ NT/2000/XT, память ОЗУ 32 Мбайт или более, телефонные аппараты (режим эмуляции), те стер-анализатор PCM-4 (режим тестирования), внешние источники питания +5, –24, –48 В.

Отладочный комплект IDT72EBV73273 для разработки на базе цифровых коммута торовпозволяет моделировать процессы не зависимой коммутации в системах с времен ным разделением каналов (цифровые телефон ные станции). Оценочная плата IDT72EBV73273 (рис. 9) построена на базе двух цифровых ком мутаторов (IDT72V73273 и DT72V73260), микроконтроллера IDT79RC32V332, тактового ге нератора IDT82V3002, ПЛИС Altera EPM7128, Flash-памяти AM29LV040B для хранения firmware, SRAM IDT71V416, содержит вспомо гательную периферию. Команды системного меню графического пользовательского интер фейса (рис. 10) обеспечивают возможность на стройки режимов работы последовательного порта, конфигурации ПЛИС, параметров ци фровых коммутаторов путем доступа к содер жимому внутренних регистров и к внутренне му массиву памяти микросхем IDT72V73273 и DT72V73260.

Рис. 9. Оценочная плата IDT72EBV73273
Рис. 9. Оценочная плата IDT72EBV73273
Графический пользовательский интерфейс для IDT72EBV73273
Рис. 10. Графический пользовательский интерфейс для IDT72EBV73273

Рекомендуемая конфигурация компьюте ра для работы с отладочным комплектом IDT72EBV73273: процессор Pentium MMX 166 МГц или более мощный, свободная область на жестком диске 500 Мбайт или более, ОЗУ 64 Мбайт, монитор SVGA 1024F768, операцион ная система Microsoft Windows 9х/2000/NT, мышка (2 или 3 кнопки), последовательный порт со скоростью передачи данных до 115200 бит/c.

Возможности рассмотренных отладочных комплектов позволяют значительно сократить время создания законченных систем или их прототипов, эффективнее проводить разра ботку и отладку аппаратного и программно го обеспечения. Они также могут найти свое применение и при подготовке специалистов в области телекоммуникаций.

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Другие статьи по данной теме:

Сообщить об ошибке