Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2004 №7

«Горячие темы» EDA индустрии по материалам новостей портала DACafe.com

Долинский Михаил


Среди представляемых сегодня «горячих» тем: физический синтез, Strutfured ASIC, EDA и Китай.

1. Физический синтез

Сегодня синтез FPGA поделен между тремя сегментами:

  1. Производство — синтез выполняется только для FPGA; нет намерений переводить разработку на ASIC.
  2. Прототипирование — синтез используется как средство отладки; планируется последующая реализация на ASIC.
  3. Предпроизводство — используется для продажи первых партий с возможным переключением на ASIC по требованию рынка.

По сравнению с ASIC в общем случае проектирование для FPGA дешевле (нет невозвращаемых затрат — non-recurring engineering charges, NRE), быстрее, с меньшими рисками разработки и обеспечивает большую гибкость. В то же время FPGA имеют большую стоимость единицы продукции, потребляют больше энергии, работают на меньших частотах. Такие характеристики делают предпочтительным использование FPGA в определенных приложениях и обстоятельствах: при выпуске малых партий продуктов и для прототипирования. FPGA не годятся для массового производства дешевых устройств (например, таких как сотовые телефоны).

Однако времена меняются. Лучшие FPGA и FPSoC становятся дешевле и быстрее. Специалисты Xilinx отмечают, что еще несколько лет назад лучшие FPGA имели десятки тысяч вентилей, работали на частоте 40 МГц и стоили более $150. Сегодня же FPGA предлагают миллионы вентилей, работают на частоте 300 МГц, стоят меньше $10, да еще предлагают встроенные процессоры и память. Правда, с усложнением FPGA усложняется и цикл проектирования. Для больших проектов цикл может составлять более 24 часов. И обычно приходится делать 50-60 итераций, прежде чем получится работающий образец. Дополнительные сложности привнесло то обстоятельство, что с уменьшением размеров до 70% временных задержек теперь определяются задержками межсоединений, а это требует новых подходов к достижению требуемой производительности.

Традиционные подходы к повышению производительности включали множество итераций синтеза, размещения и трассировки, а также переписывания RTL-кода и ручной группировки элементов на стадии топологического проектирования. Однако такой подход чреват непредсказуемостью количества итераций и, соответственно, увеличением длительности проектирования.

Более предпочтительным выглядит сегодня новый подход, который называется «физический синтез» (physical synthesis). Физический синтез обеспечивает обратную аннотацию временных характеристик по результатам размещения и трассировки, а также ресинтез на вентильном уровне на основе полученных физических характеристик.

1.1. Synopsis

15 марта 2004 года Synopsis анонсировала Design Compiler FPGA (DC FPGA) — новое средство синтеза для разработчиков ASIC, которые используют FPGA для прототипирования. Вспоминая историю, заметим, что Synopsis выпустила FPGA Compiler в 1992 году, FPGA Express (для Windows) — в 1996 году, FPGA Compiler II — в конце 1990-х. Нельзя сказать, что эти продукты были очень успешными, если оценивать по доле на рынке. Synopsis все еще продает свой FPGA Compiler II, но для маленьких FPGA. В то же время на рынке средств синтеза для ASIC компания Synopsis — один из неоспоримых лидеров (125 тыс. проектов). Что же изменилось? По данным маркетологов Synopsis, 42% их ASIC-за-казчиков используют FPGA для прототипирования.

По данным Synopsis, DC FPGA дает следующие основные преимущества:

  1. Полная совместимость со средством синтеза для ASIC — Design Compiler, и потому проектировать приходится только один раз. DC FPGA принимает тот же RTL-код, ограничения, скритпы и библиотеки, что и Design Compiler.
  2. Design Compiler включает технологии оптимизации, в том числе извлечение и оптимизацию конечных автоматов, разделение ресурсов, репликацию логики и регистров, автоперегруппировку критических путей и т. д. Кроме того, Synopsis внедрила адаптивную технологию оптимизации.

Все это обеспечивает повышение производительности синтезируемых проектов на 15% по сравнению с традиционными средствами синтеза FPGA.

1.2. Synplicity

Средства синтеза FPGA от Synplicity включают Synplify Pro для синтеза FPGA, Certify для прототипирования RTL ASIC, Identify для отладки RTL-описаний и Amplify для физического синтеза FPGA. Synplify — это высокопроизводительный продукт для логического синтеза, использующий для извлечения и реализации проектных структур запатентованную технологию B.E.S.T (Behavior Extraction Synthesis Technology). Во время синтеза B.E.S.T распознает такие высокоуровневые структуры, как RAM, ROM, FSM, арифметические операторы, и поддерживает их на этом уровне вместо преобразования в вентили. Данная технология автоматически отображает эти высокоуровневые структуры на технологически специфицированные ресурсы, используя генераторы модулей. Например, RAM отображается на RAM, а сумматоры связываются с цепочками переноса.

Synplify Pro инкорпорирует также несколько продвинутых методов оптимизации. Первый из них — Retiming. Метод Retiming обеспечивается управлением расстановкой регистров на критических путях. Алгоритм удаляет регистры без управляющих сигналов или с минимальной управляющей логикой, причем такие попытки предпринимаются только для критических путей.

Одним из достоинств Synplify является также встроенный компилятор FSM (Finite State Machine), который умеет автоматически распознавать конечные автоматы в исходном тексте. Конечные автоматы представляются в символической графовой форме, затем выполняются специальные оптимизации, включая перекодирование состояний. Одновременно выполняется анализ достижимости всех состояний и оптимизируется логика недостижимых состояний. По желанию пользователя может быть автоматически встроена логика автоматического перехода в стартовое состояние в случае перехода конечного автомата в некорректное состояние.

Другим достоинством Synplify является возможность, называемая «Multipoint synthe-sis». Это свойство обеспечивает сокращение времени синтеза крупных проектов. Проект в этом случае разбивается на блоки, которые компилируются независимо и синтезируются инкрементально на собственный сегмент кристалла.

Identify позволяет разработчикам FPGA отлаживать свое аппаратное обеспечение аналогично тому, как это делается в RTL-си-муляторах, обеспечивая управление и наблюдение значений из FPGA непосредственно на исходном RTL-коде.

Amplify Physical Optimizer использует множество методов оптимизации для повышения производительности проекта, в том числе реструктуризацию критических путей, туннелирование логики, распространение констант, размножение логики, размножение I/O, ретайминг проводниковых задержек.

Для прототипирования ASIC на одной или нескольких FPGA предлагается Certify. Этот продукт использует технологию QPT (Quick Partitioning Technology) для автоматического разбиения RTL-описаний на компоненты. Обеспечивается возможность добавления «пробников» в целях отладки.

1.3. Mentor Graphics

Mentor предлагает для синтеза FPGA такие продукты, как Precision RTL Synthesis, Precision Physical Synthesis и Precision Physical SA.

Precision RTL Synthesis использует уникальные алгоритмы ASE (Architecture Signature Extraction) для оптимизации конечных атво-матов, кросс-иерархических путей и др.

В конце прошлого года Mentor анонсировала Precision Physical Synthesis с алгоритмами, использующими информацию физического синтеза для ресинтеза, который выполняется существенно быстрее, чем синтез. Кроме того, программа обеспечивает режимы как автоматического, так и интеративного выполнения ресинтеза. Разработчик может одновременно анализировать отчеты о достигнутых временных соотношениях, исходные RTL-описания, схемы RTL-описаний и физической реализации. Основываясь на такой информации, существенно проще выполняется отладка и модификация проекта.

Precision Physical SA (Stand Alone) может начинать свою работу с EDIF-листа, полученного любым средством синтеза. Эта информация может совмещаться с информацией о размещении и задержках. Затем PPSA может выполнить оптимизацию и переразмещение с перетрассировкой.

2. Stru^ured ASIC

Разработка ASIC приводит к огромному количеству невозвращаемых затрат (non-recurring engineering charges, NRE), требует значительного количества временных и людских ресурсов, дорогостоящих средств разработки. Высока вероятность того, что в результате разработки не будет достигнуто какое-то из начальных требований к проекту по производительности, надежности, срокам разработки и др. В связи с резким сокращением сроков службы разработок весьма критичным для успешного бизнеса становится сокращение времени разработки, чтобы первым захватить рынок, ведь второму и третьему достанутся крохи. Кроме того, имеется риск, что в случае длительной разработки требования к продукту изменятся в связи с изменением предпочтений пользователей или действий конкурентов. Отсутствие или недостаток программируемос-ти затрудняет учет таких изменений в проекте. По оценкам Collett International Research, процент успешности первого кристалла упал с 48% в 2000 году до 39% в 2002 году и 34% в 2003 году. 40% проектов требуют более одного повторного изготовления (re-spin). До 45% всех ошибок — логические и функциональные. При переходе на новые технологии цена маски и изготовления чипа чрезвычайно растет. Следствием всего этого стало сокращение количества ASIC-проектов — с 10 тыс. в 1998 году до 3,5 тыс. в 2002 и 1,4 тыс. в 2003 году.

Среди положительных аспектов изготовления проектов на ASIC можно отметить низкие производственные затраты на единицу массовой продукции (такой, например, как сотовые телефоны или переносные устройства потребительской электроники), высокую производительность и малое потребление энергии.

FPGA, наоборот, имеют малые NRE-затра-ты и могут разрабатываться относительно быстро и при помощи менее сложных и дорогих средств. Программируемость дает гибкость и возможность отвечать на изменение требований к проекту. Все это, вместе взятое, обеспечивает существенно меньшие технологические и рыночные риски. Поэтому FPGA часто используются как средства про-тотипирования ASIC-проектов. Среди недостатков FPGA по сравнению с ASIC — более высокая цена единицы продукции, большее потребление энергии и меньшая производительность. Изготовители FPGA стремятся нивелировать эти недостатки с развитием новых технологий, однако на сегодня разрыв между соответствующими показателями FPGA и ASIC весьма велик.

С недавних пор появился третий выбор — Structured ASIC (SA). SA обычно состоит из предопределенных логических ячеек и конфигурируемых ячеек памяти в форме массивов. Каждая из логических ячеек содержит комбинационную логику, управляемую пользователем, для создания сумматоров, мультиплексоров, триггеров и т. д. Такие слои едины для любых пользовательских проектов. С помощью нескольких оставшихся слоев пользователи определяют свою логику и межсоединения. Изначально SA включают цепи синхронизации, DFT (scan, BIST), встроенные IP-компоненты и т. д. Это упрощает и удешевляет разработку проектов на SA.

SA проектируются и изготавливаются производителем чипов, при этом лишь несколько верхних слоев остаются неопределенными — над ними и работает пользователь SA. Такие чипы носят название «prefabricated wafer» или «master slice». Они изготавливаются массовыми партиями, что существенно сокращает их цену для пользователей.

Таким образом, SA предлагают производительность, потребление энергии и цену конечного продукта ASIC наряду с короткими сроками разработки FPGA.

Таблица. Сравнение FPGA, ASIC и SA
Таблица. Сравнение FPGA, ASIC и SA
Рисунок
Рисунок

На рисунке представлено количественное сравнение FPGA, ASIC и SA. Суммарные затраты включают затраты на разработку, изготовление (mask NRE) и производство (количество х стоимость единицы). Регион A наиболее выгоден для использования FPGA, B — SA, C — ASIC. Теоретически существует возможность прохода одного и того же продукта по всем регионам во время жизненного цикла.

Однако сегодня далеко не все разработчики приняли SA как реальную альтернативу FPGA и ASIC. Поэтому производители SA Chip Express, Lightspeed, Synplicity, Tera Systems анонсировали создание Structured ASIC Association (SAA). Цель SAA — донести информацию и обучить разработчиков использовать SA. В качестве первого шага открыт специальный сайт — www.structuredasic.com. При этом они обещают, что использование SA сокращает стоимость разработки в 4 раза по сравнению с ASIC и сокращает стоимость единицы конечной продукции в 10 раз по сравнению с FPGA.

Аналитическая фирма In-Stat/MDR предсказывает увеличение доходов производителей SA с $5,2 млн в 2002 году до $460 млн в 2007 году (145% ежегодного роста). Основные рынки для SA по прогнозам — это сетевая инфраструктура и сотовая связь.

Итак, представим производителей SA.

eASIC была создана в San-Jose в 1999 году основателем Chip Express. Эта компания имеет в штате около 40 сотрудников, включая исследовательский коллектив в Румынии. Многие обозреватели считают, что SA дают шанс подобным начинающим компаниям выпустить свои продукты, которые будут впоследствии востребованы рынком.

eASIC запатентовала соответствующую архитектуру логических ячеек типа LUT и элементов памяти. Конфигурирование LUT и триггеров осуществляется с помощью специального битового потока после подачи питания на устройство — подобно тому, как это делается в FPGA. Таким образом достигаются практически нулевые NRE. Логические элементы могут также конфигурироваться как дополнительные ячейки памяти. Имеются встроенные декодеры адреса. При проектировании можно использовать средства синтеза от Synopsis и Cadence либо собственные средства от eASIC. Семейство FlexASIC изготавливается ST Microelectronics по технологии 0,13 мкм, содержит от 0,6 до 3 миллионов ASIC-вентилей плюс от 400 до 1500 кбит SRAM с частотой до 250 МГц.

C 1999 года ChipX (прежнее название Chip Express) занимается только Structured ASIC.

ChipX выполнила уже более 1000 проектов SA и продала миллионы таких устройств. 30% потребителей продукции ChipX работают в военно-космической области, 25% — в области коммуникаций. ChipX предлагает изготовление прототипов в течение 5 суток, выпуск партий среднего размера в течение 3 недель и выпуск массовой продукции в течение 5 недель.

Altera выпускает Hardcopy ASIC. При этом цикл изготовления выглядит следующим образом: по заданному пользователем структурному Verilog-листу в течение 3 недель создается соответствующая Hardcopy ASIC. В течение 5 недель можно получить прототипы пользовательских чипов. Конечную массовую продукцию можно получить в течение 18 недель.

NEC Electronics America разработала технологию SA под названием ISSP (Instant Silicon Solutions Platform). Рабочая частота ISSP (изготовленной по технологии 0,13 мкм) — до 250 МГц, NRE — до $100 тыс. ISSP2 изготовлены по технологии 90 нм, обеспечивают до 4 млн ASIC-вентилей, 10 Мбит конфигурируемой встроенной памяти и производительность до 500 МГц. NEC активно сотрудничает с Synopsis в оптимизации средств синтеза.

3. Китай —страна необъятных возможностей

Промышленный аналитик Джозеф Абель-сон (iSuppli) предсказывает, что производство в Китае электронного оборудования возрастет до $186 млрд (рост на 16% по сравнению с 2003 годом) и до $270 млрд — в 2007 году.

В свою очередь Databeans Inc., которая занимается исследованиями рынка, предсказывает, что потребность в интегральных схемах в Китае в 2004 году возрастет на 35% (по сравнению с 2003 годом) и достигнет величины $31 млрд. А к 2009 году потребление интегральных схем будет составлять 25% от мирового потребления или $69 млрд. В то же время, собственное производство микросхем в Китае к 2005 году будет составлять $4 млрд — что составляет всего 2,5% от общего рынка микросхем.

В 2001 году Cadence объявила, что она инвестировала $50 млн в Китай для улучшения продажи, поддержки и проектных сервисов. Cadence открыла в Китае четыре офиса, а также новое подразделение Beijing Cadence Electronic Technology Company Ltd. Теперь количество сотрудников Cadence в Китае составляет 80 человек.

В мае 2002 года Cadence анонсировала открытие Cadence High-speed Technology Centre в Шанхае с целью проведения образовательных программ, сервисного и консультационного обслуживания. За последние два года функции дополнились проектированием и разработкой устройств цифровой потребительской электроники.

В октябре 2003 года Cadence совместно с Beijing Zhongguancun Software Education Investment Co Ltd (консорциум инвестиционных компаний провинции Бейджинг) и правительством Бейджинг открыла Zhongguancun Cadence Institute of Software Technology (ZCIST), в котором будет ежегодно обучаться тысяча студентов.

8 ноябре 2003 года Cadence и министерство образования Китая анонсировали первую «Китайскую программу по интенсификации проектирования цифровых электронных систем» (China National IC Design Talent Incubation Project). Эта программа первоначально сфокусирована на девяти лучших университетах Китая.

Synopsis открыла свой первый офис в Китае в 1995 году и сегодня имеет офисы в 4 городах. В 2003 году Synopsis переместила один из своих офисов в район, где расположена Китайская академия наук (КАН) и новые университеты. В течение последних пяти лет ежегодный рост доходов Synopsis в Китае составлял 70%. Synopsis выдвинула несколько стратегических инициатив, в том числе основав совместно с КАН научно-исследовательскую лабораторию проектирования SoC и несколько инкубаторов по проектированию интегральных схем. В марте 2003 года Synopsis анонсировала соглашение, в рамках которого она поставила на безвозмездной основе свои средства автоматизации проектирования в High Technology Research and Development Center, основанный китайским министерством науки и технологий (КМНТ). В рамках этого соглашения КМНТ дополнительно закупила средства Synopsis для установки их в инкубаторах по проектированию микросхем в семи регионах, в которых китайское правительство намерено активно развивать полупроводниковую промышленность. 23 марта 2004 года Synopsis анонсировала открытие нового офиса в Шанхае, который теперь включает научно-исследовательский центр и имеет более 200 сотрудников, обеспечивающих исследования, разработки, консультации и продажу.

9 марта 2004 года Mentor Graphics анонсировала подписание меморандума о взаимопонимании с министерством образования Китая. Цель — обеспечить взрывной рост технологий поисками и обучением талантов в проектировании интегральных схем и полупроводниковой промышленности в целом. Mentor Graphics обеспечит современными средствами автоматизации проектирования девять лучших китайских университетов. Сегодня более чем в 40 китайских университетах продукты Mentor используются в повседневных занятиях и исследовательских проектах. Mentor имеет стратегическое партнерство с Пекинским университетом и его Microprocessor Research and Development Center, который является ведущим в Китае.

В феврале 2004 года Magma Design Automation Inc. и EDA-центр Китайской академии наук анонсировали соглашение об организации Nanotechnology Integrated Circuit Design Lab. В рамках этого соглашения исследователи и разработчики этой лаборатории смогут пользоваться средствами от Magma для автоматизации перехода RTL-GDSII. Кроме того, продукты от Magma будут использоваться в проводимых КАН образовательных программах, исследовательских проектах и коммерческих приложениях, цель которых — развивать доступность в Китае современных средств автоматизации проектирования.

ARM открыла свой офис в Шанхае в июле 2002 года. В июле 2003 года китайская Semiconductor Manufacturing International Corporation лицензировала ARM7TDMI.

За крупнейшими представителями EDA-индустрии в Китай потянулись и остальные. Например, в декабре 2003 года — Altium анонсировала сеть реселлеров в Китае, в январе 2004 года — SynTest Technologies открыла в Китае центр исследований и разработок и установила дистрибьюторские отношения с Hyperform.

По сообщениям китайского министерств информационной промышленности, информационный и электронный секторы составляют 44% экспорта Китая. Они обеспечивают работу 4 млн людей, что на 11% больше, чем в прошлом году.

В настоящее время китайские технологии отстают от мировых на два поколения, но к 2005 году ведущие китайские производители полупроводникового оборудования уменьшат разрыв до одного поколения. В 2003 году открыты три новых производства на основе 200-миллиметровых подложек. К 2007 году ожидается еще четыре новых производства полупроводниковых кристаллов на основе 300-миллиметровых подложек. Тем не менее на SEMICON China 2004 было заявлено, что уже сегодня из каждых четырех производимых подложек две производятся в Китае и Тайване.

Успехи Китая напрямую связаны с действиями правительства Китая и широким внешним инвестированием. Например, Intel уже инвестировала в Китай более миллиарда долларов, в том числе $500 млн на завод по производству процессоров Pentium 4 в Шанхае. Intel планирует построить в Китае еще один завод по тестированию и сборке, на этот раз в Ченьду, потратив $675 млн. Уже сегодня более 10% ежегодной прибыли ($30 млрд) Intel приходят из Китая — крупнейшего потребителя продукции Intel вне США.

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Сообщить об ошибке